[发明专利]一种用于存储器的数据读取电路及存储器

摘要

本发明提供一种用于存储器的数据读取电路及存储器，所述数据读取电路包括多个数据读取单元，每个所述数据读取单元包括：第一位线和第二位线，所述第一位线和所述第二位线是两条相邻的位线，且其所对应的存储单元的存储状态是相反的；比较放大器，所述比较放大器的同相输入端连接所述第一位线和第一输入信号，所述比较放大器的反相输入端连接所述第二位线和第二输入信号；后读取解码模块，用于将所述比较放大器输出的一位数据后读取解码为两位数据。本发明的数据读取电路增大了电流间隙，缩短了信号放大的时间，从而提升了数据读取速度；且采用特定的数据模式直接提高一倍的读取速度，并且本发明的数据读取电路每两条位线只需要一个比较放大器，节约了功耗和存储器的版图面积。 1

主权项

1.一种用于存储器的数据读取电路，其包括多个数据读取单元，其特征在于，每个所述数据读取单元包括：

第一位线和第二位线，所述第一位线和所述第二位线是两条相邻的位线，且其所对应的存储单元的存储状态是相反的；

比较放大器，所述比较放大器的同相输入端连接所述第一位线和第一输入信号，所述比较放大器的反相输入端连接所述第二位线和第二输入信号；

后读取解码模块，用于将所述比较放大器输出的一位数据后读取解码为两位数据。

2.如权利要求1所述的数据读取电路，其特征在于，当所述第一位线所对应的存储单元存储的数据为0时，所述第二位线所对应的存储单元存储的数据为1；当所述第一位线所对应的存储单元存储的数据为1时，所述第二位线所对应的存储单元存储的数据为0。

3.如权利要求1所述的数据读取电路，其特征在于，所述第一输入信号的电压大于所述第二输入信号的电压时，所述后读取解码模块输出数字10；所述第一输入信号的电压小于所述第二输入信号的电压时，所述后读取解码模块输出数字01。

4.如权利要求1或3所述的数据读取电路，其特征在于，所述第一输入信号和所述第二输入信号为电压信号，所述比较放大器为电压比较放大器。

5.如权利要求1所述的数据读取电路，其特征在于，所述数据读取电路还包括位线地址选择电路，用于选择有效的位线，所述第一位线和所述第二位线均连接所述位线地址选择电路。

6.一种存储器，其包括数据读取电路，所述数据读取电路包括多个数据读取单元，其特征在于，每个所述数据读取单元包括：

第一位线和第二位线，所述第一位线和所述第二位线是两条相邻的位线，且其所对应的存储单元所存储的数据是相反的；

比较放大器，所述比较放大器的同相输入端连接所述第一位线和第一输入信号，所述比较放大器的反相输入端连接所述第二位线和第二输入信号；

后读取解码模块，用于将所述比较放大器输出的一位数据后读取解码为两位数据。

7.如权利要求6所述的存储器，其特征在于，当所述第一位线所对应的存储单元存储的数据为0时，所述第二位线所对应的存储单元存储的数据为1；当所述第一位线所对应的存储单元存储的数据为1时，所述第二位线所对应的存储单元存储的数据为0。

8.如权利要求6所述的存储器，其特征在于，所述第一输入信号的电压大于所述第二输入信号的电压时，所述后读取解码模块输出数字10；所述第一输入信号的电压小于所述第二输入信号的电压时，所述后读取解码模块输出数字01。

9.如权利要求6或8所述的存储器，其特征在于，所述第一输入信号和所述第二输入信号为电压信号，所述比较放大器为电压比较放大器。

10.如权利要求6所述的存储器，其特征在于，所述数据读取电路还包括位线地址选择电路，用于选择有效的位线，所述第一位线和所述第二位线均连接所述位线地址选择电路。

11.如权利要求6所述的存储器，其特征在于，所述存储器包括闪存存储器。