[发明专利]可实现模块之间时间同步的装置及其时间同步实现方法在审

专利信息
申请号: 201611117700.4 申请日: 2016-12-07
公开(公告)号: CN108170044A 公开(公告)日: 2018-06-15
发明(设计)人: 沈瑞强;朱彬;徐静;叶毅 申请(专利权)人: 上海协同科技股份有限公司
主分类号: G05B19/042 分类号: G05B19/042;H04L7/00
代理公司: 上海华祺知识产权代理事务所 31247 代理人: 刘卫宇
地址: 200063 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了可实现模块之间时间同步的装置,包括第一模块和第二模块,第一模块包括第一MCU和时钟芯片,第二模块包括第二MCU,其中,时钟芯片通过I2C总线分别与第一MCU和第二MCU通信;第一MCU的I/O端口通过第一防冲突信号线与第二MCU的外部中断端口连接,第二MCU的I/O端口通过第二防冲突信号线与第一MCU的外部中断端口连接。本发明还公开了一种能够实现两个模块之间时间同步的方法。由于两个模块读取的是同一块时钟芯片提供的时钟信息,因此两个模块的时间完全同步,从而使得采用该两个模块的装置不会发生因为时间不同步而引起的数据异常。 1
搜索关键词: 时间同步 时钟芯片 外部中断端口 第一模块 防冲突 信号线 模块读取 时钟信息 数据异常
【主权项】:
1.可实现模块之间时间同步的装置,包括第一模块和第二模块,所述第一模块包括第一MCU和时钟芯片,所述第二模块包括第二MCU,其特征在于,所述的时钟芯片通过I2C总线分别与所述第一MCU和第二MCU通信,用于向所述第一MCU和第二MCU提供时钟信息;

所述第一MCU的I/O端口通过第一防冲突信号线与所述第二MCU的外部中断端口连接,所述第二MCU的I/O端口通过第二防冲突信号线与所述第一MCU的外部中断端口连接;

所述第一MCU用于在要与所述时钟芯片进行通信时通过检测第二防冲突信号线的电平状态判断第二MCU是否在与所述时钟芯片进行通信,并通过延时错开第一MCU与第二MCU访问时钟芯片的时间,且该第一MCU在与所述时钟芯片通信时通过设置第一防冲突信号线的电平状态禁止所述第二MCU与时钟芯片通信;

所述第二MCU用于在要与所述时钟芯片进行通信时通过检测第一防冲突信号线的电平状态判断第一MCU是否在与所述时钟芯片进行通信,并通过延时错开第一MCU与第二MCU访问时钟芯片的时间,且该第二MCU在与所述时钟芯片通信时通过设置第二防冲突信号线的电平状态禁止所述第一MCU与时钟芯片通信。

2.根据权利要求1所述的可实现模块之间时间同步的装置,其特征在于,所述的可实现模块之间时间同步的装置为电力能效监测终端;所述第一模块为电力能效监测终端的主控模块,所述第二模块为电力能效监测终端的交流采样模块。

3.一种实现模块之间时间同步的方法,用于在第一模块与第二模块之间实现时间同步,所述第一模块包括第一MCU和时钟芯片,所述第二模块包括第二MCU,其特征在于,该方法包括以下步骤:

步骤a、将所述第一MCU的I/O端口通过第一防冲突信号线与所述第二MCU的外部中断端口连接,将所述第二MCU的I/O端口通过第二防冲突信号线与所述第一MCU的外部中断端口连接;

步骤b、所述第一模块与所述时钟芯片进行通信,获得时钟信息;

步骤c、所述第二模块与所述时钟芯片进行通信,获得时钟信息;

其中,所述的步骤b进一步包括以下步骤:

b‑1、第一MCU在要与所述时钟芯片进行通信时,先判断第二防冲突信号线是否为第一电平;

b‑2、如果第一MCU判断第二防冲突信号线不为第一电平,则随机延时后再返回步骤b‑1;

b‑3、如果第一MCU判断第二防冲突信号为第一电平,则将所述第一防冲突信号线置为第二电平,并在预定的延时时间t1后再次判断第二防冲突信号线是否为第一电平;

b‑4、若第一MCU判断第二防冲突信号线不为第一电平,则将第一防冲突信号线置为第一电平, 并随机延时后再返回步骤b‑1;

b‑5、若第一MCU判断第二防冲突信号线仍然为第一电平,则通过I2C总线与时钟芯片通信,读取时钟信息,并在通信结束后将第一防冲突信号线置为第一电平;

所述的步骤c进一步包括以下步骤:

c‑1、第二MCU在要与所述时钟芯片进行通信时,先判断第一防冲突信号线是否为第一电平;

c‑2、如果第二MCU判断第一防冲突信号线不为第一电平,则随机延时后再返回步骤c‑1;

c‑3、如果第二MCU判断第一防冲突信号为第一电平,则将所述第二防冲突信号线置为第二电平,并在预定的延时时间t2后再次判断第一防冲突信号线是否为第一电平;

c‑4、若第二MCU判断第一防冲突信号线不为第一电平,则将第二防冲突信号线置为第一电平, 并随机延时后再返回步骤c‑1;

c‑5、若第二MCU判断第一防冲突信号线仍然为第一电平,则通过I2C总线与时钟芯片通信,读取时钟信息,并在通信结束后将第二防冲突信号线置为第一电平;

所述的第二电平为能够触发第一MCU及第二MCU产生中断的电平,所述的第一电平与所述第二电平相反。

4.如权利要求3所述的实现模块之间时间同步的方法,其特征在于,

所述第一电平为高电平,所述第二电平为低电平。

5.如权利要求3所述的实现模块之间时间同步的方法,其特征在于,所述预定的延时时间t1和预定的延时时间t2均为40ms~60ms。

6.如权利要求3所述的实现模块之间时间同步的方法,其特征在于,所述第一模块为电力能效监测终端的主控模块,所述第二模块为电力能效监测终端的交流采样模块。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海协同科技股份有限公司,未经上海协同科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201611117700.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top