[发明专利]半导体结构及其制造方法在审
| 申请号： | 201611128342.7 | 申请日： | 2016-12-09 |
| 公开（公告）号： | CN107017301A | 公开（公告）日： | 2017-08-04 |
| 发明（设计）人： | 吕相钦;吴建志;杨哲勋;陈鸿文 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06 |
| 代理公司： | 北京德恒律治知识产权代理有限公司11409 | 代理人： | 章社杲,李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体结构，包含半导体衬底、介电层、缓冲层、至少一个凹槽和至少一个导体。介电层位于半导体衬底上。缓冲层位于半导体衬底和介电层之间。凹槽穿过介电层和缓冲层延伸进半导体衬底内，其中缓冲层相对于蚀刻工艺具有去除速率以形成凹槽。缓冲层的去除速率介于半导体衬底的去除速率和介电层的去除速率之间。导体位于凹槽内。本发明实施例涉及半导体结构及其制造方法。 | ||
| 搜索关键词： | 半导体 结构 及其 制造 方法 | ||
【主权项】：
一种半导体结构，包括：半导体衬底；介电层，存在于所述半导体衬底上；缓冲层，存在于所述半导体衬底和所述介电层之间的；至少一个凹槽，穿过所述介电层和所述缓冲层延伸至所述半导体衬底内，其中，所述缓冲层相对于蚀刻工艺具有去除速率以形成所述凹槽，并且所述缓冲层的去除速率介于所述半导体衬底的去除速率和所述介电层的去除速率之间；以及至少一个导体，存在于所述凹槽内。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611128342.7/，转载请声明来源钻瓜专利网。
- 上一篇：电源分立的无线管理交换机
- 下一篇：基于应用层协议进行数据分析与还原的方法
- 同类专利
- 专利分类
