[发明专利]一种GPU纹理映射非阻塞存储Cache的建模系统

摘要

本发明属于计算机图形领域，提供一种GPU纹理映射非阻塞率存储Cache的建模结构，包括：纹理Cache存储状态与控制单元(1)、缺失信息状态保持寄存器存储单元(MSHR)(2)、多请求合并与冲突检测单元(3)和纹理存储Cache核单元(4)。本发明对纹理存储Cache访问过程进行周期精确的硬件建模，采用输入请求冲突检测及请求合并划分、多端口、多Bank、非阻塞流水的多进程方式，实现纹理访问请求数据的并行处理，能有效实现纹理访问数据的大规模并行性和高吞吐率的需求。另外，采用这种建模结构有效可以避免繁琐的电路信号设计、快速评估大规模硬件系统的架构，适用于电路早期的系统级设计开发，对同类产品、功能实现提供有效参考。

主权项

一种GPU纹理映射非阻塞率存储Cache的建模结构，其特征在于，包括：纹理Cache存储状态与控制单元(1)、缺失信息状态保持寄存器存储单元(MSHR)(2)、多请求合并与冲突检测单元(3)和纹理存储Cache核单元(4)；纹理Cache存储状态与控制寄存器单元(1)为纹理Cache访问缺失信息状态保持寄存器存储单元(2)提供控制与状态信息，包括Cache使能，纹理请求数据过滤模式(filterMode)，映射类型(mapType)，纹素地址的使能信息；缺失信息状态保持寄存器存储单元(2)，用于保存每个外部纹理映射单元发送的每个纹理请求保存一个MSHR寄存器，其中包括纹理请求的标识validBit，请求的控制标志信息warp_id和quad_id、16个纹素请求地址(u0，u1,……u15,v0，v1,……v15,w0，w1,……w15)、请求纹素返回的结果值(Data0，Data1，……Data15)以及15个小请求处理完成的对应的完成状态(Rdy0，Rdy1……Rdy15)和当前纹理请求完成使能Enable，另外缺失信息状态保持寄存器存储单元(2)从纹理Cache存储状态与控制寄存器单元(1)读取过滤模式(filterMode)填入当前纹理请求的MSHR寄存器中，缺失信息状态保持寄存器存储单元(2)内部进程不断检测当前请求的标识validBit，当该标识validBit有效时，将该纹理请求的16个纹素请求地址(u0，u1,……u15,v0，v1,……v15,w0，w1,……w15)输出给多请求合并与冲突检测单元(3)；多请求合并与冲突检测单元(3)，从MSHR里获取有最多16个纹素地址，且设置合并上限m，如果16个纹素地址合并后数目小于等于m个，将16个纹素地址1次输出给纹理存储Cache核单元(4)；如果16个纹素地址合并后数目大于m个，将16个纹素地址分为2次输出给纹理存储Cache核单元(4)；如果16个纹素地址中至少有2个纹素地址的Bank的索引地址相同，将16个纹素地址分为2次输出给纹理存储Cache核单元(4)；纹理存储Cache核单元(4)，用m个端口独立、并行处理来自多请求合并与冲突检测单元(3)的最多m个纹素地址，如果纹素地址的高位部分与纹理存储Cache核单元(4)内部cahe的bank索引地址相同时，则认为该纹素地址命中，然后将纹理地址的低位部分作为偏移地址访问纹理Cache内部DataRam内的16个纹理像素数据，并将纹理像素数据返回给多请求合并与冲突检测单元(3)，多请求合并与冲突检测单元(3)在通过与缺失信息状态保持寄存器存储单元(2)之间的接口函数，将16个纹理像素数据填入缺失信息状态保持寄存器存储单元(2)的请求纹素返回的结果值(Data0，Data1，……Data15)，并设置16个小请求的状态(Rdy0，Rdy1……Rdy15)和当前纹理请求完成使能Enable均为有效；如果纹素地址高位部分与纹理存储Cache核单元(4)内部cahe的bank索引地址不相同时，则认为该纹素地址缺失，则将当前纹素地址进行线程转换后，再经过纹理压缩与解压缩后访问DDR3显示存储器，并将DDR3显示存储器返回的8*8大小的纹理数据送入纹理Cache进行Block替换，并将更新的纹理像素数据返回给多请求合并与冲突检测单元(3)，多请求合并与冲突检测单元(3)在通过与缺失信息状态保持寄存器存储单元(2)之间的接口函数，将16个纹理像素数据填入缺失信息状态保持寄存器存储单元(2)的请求纹素返回的结果值(Data0，Data1，……Data15)，并设置16个小请求的状态(Rdy0，Rdy1……Rdy15)和当前纹理请求完成使能Enable均为有效。