[发明专利]基于校验节点懒惰串行分层调度的LDPC译码算法

摘要

本发明涉及一种基于校验节点懒惰串行分层调度的LDPC译码算法，采用了基于校验节点置信度的懒惰串行分层调度算法，其基于FPGA平台进行实现。具体是该译码算法在执行串行分层调度算法的过程中，如果某个校验函数节点的置信度大于某一门限值，则该校验函数节点被置为懒惰节点，不参与后续的迭代译码过程，依此达到降低LDPC码译码算法的复杂度、减少译码器延时和功耗的效果。对于DVB‑S2中的LDPC译码器，该算法最多可将延时和功耗降低45.39%，并可降低LDPC码的误码平层，该算法特别适用于低功耗和高速通信场合。

主权项

一种基于校验节点懒惰串行分层调度的LDPC译码算法，该算法基于现场可编程门阵列FPGA硬件平台进行实现，其特征在于，包含以下步骤：1)根据LDPC码的校验矩阵P，建立因子图；2)初始化因子图中所有外信息为零；3)初始化变量节点的后验概率信息；4)初始化懒惰校验函数节点集合为空集；5)如果懒惰校验函数节点集合为空集，则重置该集合，使其包含所有校验节点；6)依次选择懒惰校验函数节点集合中的校验节点；7)根据串行分层调度算法，更新步骤6)中所选校验节点的后验概率；8)根据步骤7)中的校验节点后验概率判断懒惰条件是否满足，如果满足懒惰条件，则将步骤6)中所选的校验节点从懒惰校验函数节点集合中删除，否则保留该校验节点；9)重复步骤6)～8)，直至所有校验节点都被选择一次；10)根据变量节点的置信度进行硬判决，得到二进制译码结果B；11)判断译码停止条件是否满足，如果译码条件已满足，则终止译码过程，否则重复步骤5)～10)直至译码停止条件被满足。