[发明专利]一种非带隙无电阻CMOS基准源

摘要

一种非带隙无电阻CMOS基准源，属于模拟电路技术领域。包括阈值电压提取电路和基准电压产生电路，阈值电压提取电路提取NMOS阈值电压VTHN和PMOS阈值电压VTHP输入基准电压产生电路后产生基准电压VREF；本发明以阈值电压的负温特性为基础，利用NMOS阈值电压和PMOS阈值电压的差值产生正温补偿电压，通过基准电压产生电路进行叠加，最终实现一个非带隙无电阻的基准电压源；不需要很大尺寸比的MOS器件，减小了电路设计难度；本发明不需要PN结和电阻，减小了版图面积，不会引入额外的噪声。

主权项

一种非带隙无电阻CMOS基准源，包括阈值电压提取电路和基准电压产生电路，所述阈值电压提取电路包括NMOS阈值电压提取电路和PMOS阈值电压提取电路，所述阈值电压提取电路将提取到的NMOS阈值电压(VTHN)和PMOS阈值电压(VTHP)输入基准电压产生电路后产生基准电压VREF；其特征在于，所述PMOS阈值电压提取电路包括第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)和第六PMOS管(MP6)；其中，第二NMOS管(MN2)和第三NMOS管(MN3)的尺寸比为2:1，第四PMOS管(MP4)、第五PMOS管(MP5)和第六PMOS管(MP6)的尺寸比为3:1:1；第二NMOS管(MN2)的漏极接第四PMOS管(MP4)的栅极、第五PMOS管(MP5)的漏极和第六PMOS管(MP6)的源极，其栅极接第三NMOS管(MN3)的栅极、第一NMOS管(MN1)的栅极和漏极以及第三PMOS管(MP3)的漏极；第五PMOS管(MP5)的栅极接第六PMOS管(MP6)的栅极和漏极以及第三NMOS管(MN3)的漏极，第五PMOS管(MP5)的源极接第四PMOS管(MP4)的漏极、第三PMOS管(MP3)的栅极和第二PMOS管(MP2)的栅极；第一PMOS管(MP1)的栅极和漏极相连并连接第二PMOS管(MP2)的漏极，其连接点作为PMOS阈值电压提取电路的输出端输出PMOS阈值电压(VTHP)；第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)和第一PMOS管(MP1)的源极接地(GND)，第二PMOS管(MP2)、第三PMOS管(MP3)和第四PMOS管(MP4)的源极接电源电压(VDD)；所述NMOS阈值电压提取电路包括第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第七PMOS管(MP7)、第八PMOS管(MP8)和第九PMOS管(MP9)；其中，第五NMOS管(MN5)、第六NMOS管(MN6)和第七NMOS管(MN7)的尺寸比为1:1:2，第七PMOS管(MP7)、第八PMOS管(MP8)和第九PMOS管(MP9)的尺寸比为1:2:1；第四NMOS管(MN4)的栅极接PMOS阈值电压提取电路中第一NMOS管(NM1)的栅极，其漏极接第七PMOS管(MP7)的栅极和漏极、第八PMOS管(MP8)的栅极以及第九PMOS管(MP9)的栅极；第五NMOS管(MN5)的源极接第六NMOS管(MN6)的漏极、第七NMOS管(MN7)的栅极和第八PMOS管(MP8)的漏极，其栅极和漏极短接并接第九PMOS管(MP9)的漏极和第六NMOS管(MN6)的栅极；第六NMOS管(MN6)的源极和第七NMOS管(MN7)的漏极相连，其连接点作为NMOS阈值电压提取电路的输出端输出NMOS阈值电压(VTHN)；第四NMOS管(MN4)和第七NMOS管的源极接地(GND)，第七PMOS管(MP7)、第八PMOS管(MP8)和第九PMOS管(MP9)的源极接电源电压(VDD)；第九PMOS管(MP9)的栅极输出偏置电压(VB)。