[发明专利]一种适用于RSA算法的部分求余乘法器设备有效

专利信息
申请号: 201611217714.3 申请日: 2016-12-26
公开(公告)号: CN108241481B 公开(公告)日: 2022-08-23
发明(设计)人: 王千喜 申请(专利权)人: 航天信息股份有限公司
主分类号: G06F7/523 分类号: G06F7/523;G06F7/72;H04L9/30
代理公司: 北京工信联合知识产权代理有限公司 11266 代理人: 郭一斐
地址: 100195 北京市*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种适用于RSA算法的部分求余乘法器设备,所述乘法器设备包括:乘法器,用于为乘数和被乘数进行乘法计算;模N寄存器,用于存储模N数据,并且将所述模N数据传递给累加器;累加器,对模N数据进行累加,将溢出的比特位作为随机存储器的数据总线;随机存储器,用于存储k阶模N数据,将溢出的比特位和累加器的比特位作为随机存储器的数据线的高2054位并且低6位补零;以及加法器,用于对乘法器输出的乘积、随机存储器输出的2054位数据以及所述随机存储器输出的2054位数据左移6位所获得的2048位数据进行加法运算,以及输出部分余数。本发明由于提高了求余功能的乘法器的执行效率而提高RSA算法的效率。
搜索关键词: 一种 适用于 rsa 算法 部分 乘法器 设备
【主权项】:
1.一种适用于RSA算法的部分求余乘法器设备,所述乘法器设备包括:乘法器,用于为乘数和被乘数进行乘法计算;模N寄存器,用于存储模N数据,并且将所述模N数据传递给累加器;累加器,对模N数据进行累加,将溢出的比特位作为随机存储器的数据总线;随机存储器,用于存储k阶模N数据,将溢出的比特位和累加器的比特位作为随机存储器的数据线的高2054位并且低6位补零;以及加法器,用于对乘法器输出的乘积、随机存储器输出的2054位数据以及所述随机存储器输出的2054位数据左移6位所获得的2048位数据进行加法运算,以及输出部分余数。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于航天信息股份有限公司,未经航天信息股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201611217714.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top