[发明专利]一种InP PIN光电探测器集成器件的制作方法

摘要

本发明涉及一种InP PIN光电探测器集成器件的制作方法，即将InP PIN光电探测器、InGaP HBT跨阻放大器（TIA）、GaAs PN限幅器和GaAs pHEMT低噪放通过外延层设计，实现光接收组件的器件极集成，从而使以下设想成为可能：在光纤通信中，光信号进入光接收机，通过PIN光电探测器，将光信号转化为电流信号，InGaP HBT TIA将电流信号放大后，通过GaAs PN限幅器，将电信号传输给GaAs pHEMT低噪放，最后传输给后端的信号处理芯片。

主权项

1.一种InP PIN光电探测器集成器件的制作方法，其光电探测器集成器件的外延结构从下至上依次包括：衬底、缓冲层，spacer1隔离层、沟道层、spacer2隔离层、δ掺杂层、势垒层、N⁺‑GaAs层、腐蚀截至层、N⁺‑GaAs集电区、N‑GaAs集电区、基区、发射区、帽层、晶体隔离层、晶体过渡层、N‑InP层、i‑光吸收层、P‑InP层，其制作方法特征在于，包括如下步骤；步骤1：采用离子注入或刻蚀的方法，形成隔离器件，将所述外延结构分为4个相互隔离的区域；步骤2：采用光刻、刻蚀、金属沉积、剥离工艺形成在第一个隔离区域内的P‑InP层和光吸收层；步骤3：光刻、刻蚀形成第二个隔离区域外延结构，刻蚀深度从P‑InP层深入集电区表面，留出集电区上左侧贴近隔离器件的基区部分形成HBT台面，在基区台面上腐蚀发射区和帽层两侧，留出帽层和发射区台面，腐蚀第一个隔离区域和第二个隔离区域之间的隔离器件，高度至基区上表面，并腐蚀掉第二个隔离区域和第三个隔离区域之间的隔离器件，高度至基区表面；步骤4：腐蚀第三个隔离区域的腐蚀深度从P‑InP层表面至基区表面，在第三个隔离区域右侧刻蚀基区的一部分至集电区表面；步骤5：腐蚀第四个隔离区域，腐蚀深度至该区域N⁺‑GaAs层，并在该区域N⁺‑GaAs层中间刻蚀凹槽，采用光刻、金属沉积、剥离、清洗工艺在凹槽内制作T型栅；步骤6：在第一个隔离区域P‑InP层表面、N‑InP层表面的i‑光吸收层两侧制作电极，形成InP PIN光电探测器结构；在第二个隔离区域帽层上表面、基区两侧以及露出的集电区部分制作电极，形成异质结双极型晶体管器件；在第三个隔离区域基区上表面和露出的集电区表面制作电极，形成PN二极管限幅器器件；在第四个隔离区域内N⁺‑GaAs层制作P型和N型电极，形成高电子迁移率晶体管器件。