[发明专利]一种基于1588V1协议的时钟透传方法

摘要

本发明涉及一种基于1588V1协议的时钟透传方法，包括在以太网架构上搭建基于1588V1协议的时钟本体，所述时钟本体包括通过数据流通讯依次连接的IEEE1588‑PHY芯片、FPGA处理单元和时钟锁相环芯片，所述IEEE1588‑PHY芯片的数量为N，N≥1；IEEE1588‑PHY芯片恢复出线路恢复时钟，线路恢复时钟输入到FPGA处理单元，FPGA处理单元通过判断IEEE1588V1时钟的优先级状态，获取主端线路恢复时钟，并将主端线路恢复时钟输入到硬件时钟锁相环芯片，时钟锁相环芯片输出FPGA处理单元的FPGA工作时钟以及各IEEE1588‑PHY芯片的25MHz参考时钟；本发明解决IEEE1588V1协议的不足、提高系统同步精度。

主权项

1.一种基于1588V1协议的时钟透传方法，其特征在于，包括以下步骤：步骤1)：在以太网架构上搭建基于1588V1协议的时钟本体，所述时钟本体包括通过数据流通讯依次连接的IEEE1588‑PHY芯片、FPGA处理单元和时钟锁相环芯片，所述IEEE1588‑PHY芯片的数量为N，N≥1，所述时钟锁相环芯片外接有参考时钟；步骤2)：IEEE1588‑PHY芯片恢复出线路恢复时钟，线路恢复时钟输入到FPGA处理单元，FPGA处理单元通过判断IEEE1588V1时钟的优先级状态，获取主端线路恢复时钟，并将主端线路恢复时钟输入到硬件时钟锁相环芯片，时钟锁相环芯片输出FPGA处理单元的FPGA工作时钟以及各IEEE1588‑PHY芯片的25MHz参考时钟；步骤3)：IEEE1588‑PHY芯片完成对输入和输出的IEEE1588V1数据包及事件包打时间标签；步骤4)：FPGA处理单元各路IEEE1588‑PHY芯片输出的时间包信息；步骤5)：FPGA处理单元对IEEE1588V1数据包进行分析，记录下每个端口事件包的输入和输出时间；步骤6)：FPGA处理单元通过计算输入事件包和输出事件包的差值，获得该事件包在本设备中的驻留时间；步骤7)：FPGA处理单元提取follow_up报文和delay_resp报文输入的源时间；步骤8)：FPGA处理单元将事件包驻留时间修正到对应的源端时间中；步骤9)：FPGA处理单元重新生成新follow_up报文和delay_resp并通过IEEE1588‑PHY芯片发送到以太网上。