[发明专利]像素结构有效

专利信息
申请号: 201611270668.3 申请日: 2016-12-30
公开(公告)号: CN106556952B 公开(公告)日: 2019-05-14
发明(设计)人: 陈猷仁 申请(专利权)人: 惠科股份有限公司;重庆惠科金渝光电科技有限公司
主分类号: G02F1/1362 分类号: G02F1/1362
代理公司: 深圳市百瑞专利商标事务所(普通合伙) 44240 代理人: 邢涛
地址: 518000 广东省深圳市宝安区石岩街道水田村民*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种像素结构,其包括:像素电极;主动开关,耦接于所述像素电极;共通线,跟所述像素电极之间形成有一第一存储电容;以及L形导电线,跟所述像素电极之间形成有一第二存储电容。本发明像素结构具有并列的多个存储电容同时保持像素结构的像素电压大小,减小多个寄生电容的影响,改善耦合效应的影响。
搜索关键词: 像素 结构
【主权项】:
1.一种像素结构,其特征在于,所述像素结构包括:像素电极;主动开关,耦接于所述像素电极;共通线,跟所述像素电极之间形成有一第一存储电容;L形导电线,跟所述像素电极之间形成有一第二存储电容;第二L形导电线,其重叠于所述L形导电线上,所述第二L形导电线及所述L形导电线之间具有一绝缘层,以形成第三存储电容;第一导电层、第二导电层、以及第三导电层;其中,所述第一存储电容、第二存储电容以及第三存储电容是由第一导电层、第二导电层、以及第三导电层所形成,所述第一导电层和所述主动开关的漏极耦合;所述第二导电层和第一电压线耦合;所述第三导电层和第二电压线耦合,以形成所述L形导电线;所述第一导电层、第二导电层和第三导电层三者叠放且间隔设置,所述第一导电层、第二导电层和第三导电层三者在垂直空间上相互覆盖;所述第一导电层与所述第二导电层之间形成第一存储电容;所述第一导电层与所述第三导电层之间形成第二存储电容;所述第二导电层与所述第三导电层之间形成第三存储电容。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于惠科股份有限公司;重庆惠科金渝光电科技有限公司,未经惠科股份有限公司;重庆惠科金渝光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201611270668.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top