[实用新型]一种数字信号边沿延时修正系统

摘要

本实用新型公开了一种数字信号边沿延时修正系统，所述系统在数字通信接收端的电路中，通过逻辑电路、可编程逻辑器件或软件编程方法，使接收端主控芯片中包括上升沿采集模块、下降沿采集模块、高频计数器模块、帧同步信号检测模块、延时修正模块，从而对由数字通信过程中电平信号通过中继或隔离电路时产生的上升沿延时与下降沿延时不一致导致的高电平维持时间与低电平维持时间的变化进行修正。本实用新型能恢复系统硬件对数字信号传输过程中的电平维持时间失真，通用于各种数字电平信号传输场合，降低系统对硬件传输速度的要求，且降低了硬件成本和设计难度。

主权项

一种数字信号边沿延时修正系统，包括顺序连接的发送端电路、中继电路以及接收端电路；在所述发送端电路与所述接收端电路之间的数字信号传输协议中定义一个包含特征识别信息和延时修正量的帧同步头，其特征在于：所述接收端电路包括：用于实时采集输入信号信号沿的输入信号边沿采集模块、用于对接收到的所述信号沿之间的时间间隔进行计数的计数器模块、用于判断是否接收到帧同步头的帧同步信号检测模块以及用于修正输入信号的延时修正模块，所述输入信号边沿采集模块、计数器模块、帧同步信号检测模块及延时修正模块顺序连接，所述输入信号边沿采集模块、计数器模块还与延时修正模块连接；所述延时修正模块包括N级延时电路和数据选择器，每级延时电路均与数据选择器连接。