[实用新型]一种多路CPLD测频仪

摘要

本实用新型公开了一种多路CPLD测频仪，包括CPLD控制器和单片机，CPLD控制器包括D触发器、第一计数器、第二计数器、数控选通模块和与门；第1、2、3...M被测信号输入端与数控选通模块的第1、2、3...M输入端对应连接；数控选通模块的输出端与第一计数器的计数时钟输入端相连接；数控选通模块的数控选通端与单片机的输出口相连接；第一计数器的清零端为测频启动信号输入端。本实用新型具有测量精度高、硬件电路简单，工作可靠性高，并且能同时对多路信号进行测量的优点。

主权项

一种多路CPLD测频仪，其特征在于：包括CPLD控制器和单片机，所述CPLD控制器包括D触发器、第一计数器、第二计数器、数控选通模块和与门；所述与门具有三个输入端；所述第一计数器具有计数时钟输入端、清零端、计数输出端和进位输出端，所述第一计数器的计数时钟输入端为上升沿触发，第一计数器的清零端为高电平有效，第一计数器为二进制加法计数器，第一计数器的最大计数值为N，第一计数器的最大计数值N为自然数，N＞2；所述第二计数器具有计数时钟输入端、清零端和计数输出端，所述第二计数器的清零端为高电平有效；所述D触发器具有数据输入端、清零端、时钟输入端和输出端，D触发器时钟输入端为上升沿触发，D触发器的清零端为高电平有效；所述第一计数器的计数时钟输入端与所述D触发器的时钟输入端相连接；第1、2、3...M被测信号输入端与数控选通模块的第1、2、3...M输入端对应连接；数控选通模块的输出端与所述第一计数器的计数时钟输入端相连接；数控选通模块的数控选通端与单片机的输出口相连接；所述第一计数器的清零端为测频启动信号输入端，所述第一计数器的清零端与所述D触发器的清零端相连接；所述D触发器的数据输入端与电源正极VCC相连接；所述与门的第一输入端与分频单元的输出端相连接，所述分频单元的输入端与CPLD控制器内部工作时钟信号端相连接；所述与门的第二输入端与所述D触发器的输出端相连接；所述第一计数器的进位输出端与非门的输入端相连接，所述非门的输出端与所述与门的第三输入端相连接；所述与门的输出端与所述第二计数器的计数时钟输入端相连接；所述第二计数器的清零端与测频启动信号输入端相连接；所述单片机通过SPI串行通信接口与CPLD控制器实现电连接。