[实用新型]一种基于FPGA的高性能运算PCI-e加速卡有效
| 申请号： | 201620262359.0 | 申请日： | 2016-03-31 |
| 公开（公告）号： | CN205507633U | 公开（公告）日： | 2016-08-24 |
| 发明（设计）人： | 辛建平 | 申请（专利权）人： | 无锡市同威软件有限公司 |
| 主分类号： | G06F1/16 | 分类号： | G06F1/16 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 214000 江苏省无锡市蠡园*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种基于FPGA的高性能运算PCI‑e加速卡，包括PCI‑e总线桥接模块，所述PCI‑e总线桥接模块的通信端通过接口逻辑模块与FPGA核心运算模块连接，所述FPGA核心运算模块的通信端分别与应用程序存储模块和同步静态随机存取模块连接。本实用新型的加速卡采用目前应用广泛的PCI‑e总线接口，技术成熟，传输速度块，可满足当前高速运算的应用。 | ||
| 搜索关键词： | 一种 基于 fpga 性能 运算 pci 加速卡 | ||
【主权项】：
一种基于FPGA的高性能运算PCI‑e加速卡，其特征在于，包括PCI‑e总线桥接模块，所述PCI‑e总线桥接模块的通信端通过接口逻辑模块与FPGA核心运算模块连接，所述FPGA核心运算模块的通信端分别与应用程序存储模块和同步静态随机存取模块连接；其中，所述PCI‑e总线桥接模块用于将PCI‑e总线接口及时序转化为通用的局部总线接口和时序；所述接口逻辑模块用于在PCI‑e总线桥接模块与局部总线接口之间进行时序控制；所述FPGA核心运算模块用于将需要运算的数据通过算法将其转化为数据结果，并进行处理与存储，并提供查询和控制用的局部总线接口；所述应用程序存储模块用于存储用户自己的算法及应用程序；所述同步静态随机存取模块用于存放用户的临时变量。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡市同威软件有限公司，未经无锡市同威软件有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201620262359.0/，转载请声明来源钻瓜专利网。
