[实用新型]用于数据串行传输的并串、串并转换装置

摘要

本实用新型公开了一种用于数据串行传输的并串、串并转换装置，包括：接收并行数据并将并行数据转换为串行数据输出的并串转换单元，和接收串行数据并将串行数据转化为并行数据输出的串并转换单元。本实用新型通过第一保持寄存器、第一移位寄存器、第一先进先出存储器构成并串转换单元，以实现并行数据转化为串行数据；通过第二先进先出存储器、第二移位寄存器、第二保持寄存器构成串并转换单元，以实现串行数据转化为并行数据。该装置设置有数据缓存区，能有效简化数据转化控制信号，并且该装置的输入时钟和输出时钟可以处于不同时钟域，进而可以克服由于输入时钟和输出时钟中存在时钟偏移时都会导致的数据转换错误。

主权项

一种用于数据串行传输的并串、串并转换装置，其特征在于，包括：接收并行数据并将并行数据转换为串行数据输出的并串转换单元(1)，和接收串行数据并将串行数据转化为并行数据输出的串并转换单元(2)，所述并串转换单元(1)包括：第一保持寄存器(11)，用于缓存外部电路传输的并行数据；第一移位寄存器(12)，用于将所述第一保持寄存器(11)中缓存的并行数据转换成串行数据；第一先进先出存储器(13)，用于缓存所述第一移位寄存器(12)生成的串行数据，并采用与写时钟不同的读时钟来控制缓存数据的输出；所述串并转换单元(2)包括：第二先进先出存储器(21)，用于缓存外部电路传输的串行数据，并采用与写时钟不同的读时钟来控制缓存数据的输出；第二移位寄存器(22)，用于将所述第二先进先出存储器(21)中缓存的串行数据转换成并行数据；第二保持寄存器(23)，用于缓存所述第二移位寄存器(22)中生成的并行数据。