[实用新型]一种基于同步时钟的使能平滑装置有效
申请号: | 201620384531.X | 申请日: | 2016-04-29 |
公开(公告)号: | CN205545204U | 公开(公告)日: | 2016-08-31 |
发明(设计)人: | 戴国良 | 申请(专利权)人: | 福建先创电子有限公司 |
主分类号: | H03L7/18 | 分类号: | H03L7/18 |
代理公司: | 厦门市首创君合专利事务所有限公司 35204 | 代理人: | 连耀忠 |
地址: | 362000 *** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型公开了一种基于同步时钟的使能平滑装置,包括用于提供控制使能的同步FIFO模块、用于控制使能频率切换点的使能控制逻辑模块、用于产生不同频率使能的计数器分频模块和用于倍频系统时钟源的锁相环模块;所述同步FIFO模块的输入端与系统时钟源、写使能和计数器分频模块的输出端连接,输出端连接至使能控制逻辑模块的输入端;所述使能控制逻辑模块输出端连接至计数器分频模块第一输入端;所述锁相环模块输入端与系统时钟源连接,输出端连接至计数器分频模块第二输入端。本装置在FPGA中实现使能的数字平滑,不使用任何外围电路,稳定性好,各项指标达到正常通信要求。 | ||
搜索关键词: | 一种 基于 同步 时钟 平滑 装置 | ||
【主权项】:
一种基于同步时钟的使能平滑装置,其特征在于,包括:用于提供控制使能的同步FIFO模块;用于控制使能频率切换点的使能控制逻辑模块;用于产生不同频率使能的计数器分频模块和用于倍频系统时钟源的锁相环模块;所述同步FIFO模块的输入端连接系统时钟源、写使能和计数器分频模块的输出端,输出端连接至使能控制逻辑模块的输入端;所述使能控制逻辑模块输出端连接至计数器分频模块第一输入端;所述锁相环模块输入端与系统时钟源连接,输出端连接至计数器分频模块第二输入端。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于福建先创电子有限公司,未经福建先创电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201620384531.X/,转载请声明来源钻瓜专利网。
- 上一篇:频率电压转换电路、信号判断电路以及信号反馈电路
- 下一篇:电子器件