[实用新型]一种可编程片上系统片内Avalon总线架构有效
| 申请号： | 201620433639.3 | 申请日： | 2016-05-11 |
| 公开（公告）号： | CN205788178U | 公开（公告）日： | 2016-12-07 |
| 发明（设计）人： | 刘丹 | 申请（专利权）人： | 重庆电子工程职业学院 |
| 主分类号： | G06F15/173 | 分类号： | G06F15/173 |
| 代理公司： | 北京华仲龙腾专利代理事务所(普通合伙)11548 | 代理人： | 李静 |
| 地址： | 401331 重庆市*** | 国省代码： | 重庆;85 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种可编程片上系统片内Avalon总线架构，分频控制器的输出端与定时器的输入端相连接，定时器与同步算法控制器双相连接，同步算法控制器的输出端与晶振补偿控制器相连接，晶振补偿控制器与分频控制器双相连接，定时器的输出端还与晶振补偿控制器的输入端相连接。该可编程片上系统片内Avalon总线架构充分发挥了数字逻辑电路的优势，提高了时钟同步精度。为进一步基于FPGA芯片的板级实现和网络控制协议SoC/SoPC系统的设计打下了坚实的基础。 | ||
| 搜索关键词： | 一种 可编程 系统 avalon 总线 架构 | ||
【主权项】：
一种可编程片上系统片内Avalon总线架构，其特征在于，该可编程片上系统片内Avalon总线架构包括：分频控制器、定时器、同步算法控制器、晶振补偿控制器；分频控制器的输出端与定时器的输入端相连接，定时器与同步算法控制器双相连接，同步算法控制器的输出端与晶振补偿控制器相连接，晶振补偿控制器与分频控制器双相连接，定时器的输出端还与晶振补偿控制器的输入端相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于重庆电子工程职业学院，未经重庆电子工程职业学院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201620433639.3/，转载请声明来源钻瓜专利网。
