[实用新型]一种基于CPLD的数字技术实验系统脉冲信号产生模块

摘要

本实用新型公开了一种基于CPLD的数字技术实验系统脉冲信号产生模块，包括CPLD控制器；CPLD控制器包括单次脉冲产生模块、二分频信号产生单元、十分频信号产生单元和数据选择器单元；单次脉冲产生模块主要由RS触发器构成；二分频信号产生单元包括第一D触发器、第二D触发器和第三D触发器；十分频信号产生单元包括N个十进制计数器；其中N为大于3的自然数；十分频信号产生单元的信号输入口与二分频信号产生单元的第三信号输出口相连接。本实用新型具有使用器件数量少、电路结构简单、价格低廉并且有利于数字技术实验系统设备检修的优点。

主权项

一种基于CPLD的数字技术实验系统脉冲信号产生模块，其特征在于：包括CPLD控制器；所述CPLD控制器包括单次脉冲产生模块、二分频信号产生单元、十分频信号产生单元和数据选择器单元；所述单次脉冲产生模块主要由RS触发器构成，所述RS触发器的置位端与单刀双掷按键开关的第一固定端相连接，RS触发器的复位端与单刀双掷按键开关的第二固定端相连接，单刀双掷按键开关的活动端接地，RS触发器的置位端和复位端均与电源正极VCC相连接，RS触发器的信号输出端为单次脉冲产生模块的输出端；所述二分频信号产生单元包括第一D触发器、第二D触发器和第三D触发器，所述第一D触发器的反相输出端与第一D触发器的数据端相连接，所述第二D触发器的反相输出端与第二D触发器的数据端相连接，所述第三D触发器的反相输出端与第三D触发器的数据端相连接；所述第一D触发器的输出端与第二D触发器的时钟端相连接，所述第二D触发器的输出端与第三D触发器的时钟端相连接；所述第一D触发器的输出端为所述二分频信号产生单元的第一信号输出口，所述第二D触发器的输出端为所述二分频信号产生单元的第二信号输出口，所述第三D触发器的输出端为所述二分频信号产生单元的第三信号输出口，所述第一D触发器的时钟端为所述二分频信号产生单元的信号输入口；所述十分频信号产生单元包括N个十进制计数器；所述十进制计数器具有计数时钟输入端和进位输出端，所述N个十进制计数器按照信号流向顺序连接，排列在信号流向最前端的十进制计数器为首计数器，排列在信号流向最末端的十进制计数器为尾计数器；所述首计数器的计数时钟输入端为十分频信号产生单元的信号输入口；所述N个十进制计数器的进位输出端分别构成十分频信号产生单元的N个信号输出口；其中N为大于3的自然数；所述十分频信号产生单元的信号输入口与二分频信号产生单元的第三信号输出口相连接；所述二分频信号产生单元的信号输入口与二选一数据选择器的输出端相连接，所述二选一数据选择器的一个输入端与第一晶体振荡电路的输出口相连接，二选一数据选择器的另一个输入端与第二晶体振荡电路的输出口相连接，二选一数据选择器的数据选择端与拨码开关相连接。