[实用新型]芯片测试控制电路

摘要

本实用新型公开一种芯片测试控制电路，在IC的众多pin脚里面找到三个默认状态为输入状态的pin脚，一个默认状态为输出状态的pin脚，然后找到一个IC的按键复位pin脚，利用这些现有的IC pin脚，再配合组合逻辑模块、状态机及状态译码逻辑模块，进行测试控制，不需要设计专门的测试pin脚；不占用pin脚资源，有利于降低IC设计成本；通过配合一套专用的编码/译码电路来产生各种测试模式，且测试模式之间的转换需要经过一个清零过程，不是直接转换，因此各种测试模式是安全可靠的；测试模式产生电路与IC内部功能电路之间没有关系，不会造成IC信息泄露。

主权项

一种芯片测试控制电路，属于芯片自身的一部分，所述芯片包括三个默认状态为输入状态的pin脚、一个按键复位pin脚和一个上电复位信号端POR；其特征在于：该芯片测试控制电路包括组合逻辑模块、状态机及状态译码逻辑模块，所述芯片的三个默认状态为输入状态的pin脚分别复用为测试控制用的TST_CK脚，TST_EN脚，TST_IN脚，所述芯片的一个按键复位pin脚复用为测试控制用的P_RST脚；组合逻辑模块的复位端连接所述P_RST脚，控制使能端连接所述TST_EN脚；状态机的上电复位端连接所述电复位信号端POR，信号输入端连接组合逻辑模块的信号输出端，数据输入端连接所述TST_IN脚，时钟输入端连接所述TST_CK脚；状态译码逻辑模块的上电复位端连接所述电复位信号端POR，状态输入端连接状态机的输出端，数据输入端连接所述TST_IN脚，时钟输入端连接所述TST_CK脚，状态机反馈信号输出端连接状态机的反馈信号输入端，至少一个测试状态使能信号输出端分别连接芯片内被测试的各功能模块。