[实用新型]基于FPGA时钟的电源信号转换电路

摘要

基于FPGA时钟的电源信号转换电路，本实用新型涉及电源开关技术领域，其旨在解决现有技术存在谐波失真，电磁噪声，其基准扫描时钟实现成本高，其电源输出波形抖动、畸变且额定工作频率范围受限制等技术问题。本实用新型主要包括第一扫描脉冲发生器；场效应管及其寄生电容补偿电路，第一扫描脉冲发生器控制场效应管的工作状态；第二扫描脉冲发生器；自适应斩波电路，第二扫描脉冲发生器控制自适应斩波电路的工作状态；变压器，其一次绕组连接电源和场效应管且其二次绕组连接自适应斩波电路。本实用新型用于改进电源开关电路。

主权项

基于FPGA时钟的电源信号转换电路，包括第一电源VDD，其特征在于，还包括第一扫描脉冲发生器；场效应管Q3及其寄生电容补偿电路，场效应管Q3连接第一电源VDD，第一扫描脉冲发生器控制场效应管Q3的工作状态；第二扫描脉冲发生器，包括基准时钟发生器、基于FPGA的时钟单位计数器、基于FPGA的读写控制器；时钟单位计数器上具有计数脉冲输入端与进位使能输出端；基准时钟发生器与时钟单位计数器的计数脉冲输入端连接；读写控制器为时钟单位计数器的读写接口；时钟单位计数器的进位使能输出端作为时钟脉冲输出端；自适应斩波电路，第二扫描脉冲发生器控制自适应斩波电路的工作状态，自适应斩波电路输出端连接有施密特触发器UST，施密特触发器UST的输出信号作为低噪电源VSOR；变压器T1，其一次绕组连接第一电源VDD和场效应管Q3且其二次绕组连接自适应斩波电路。