[实用新型]一种新型SRAM位线漏电流效应抑制电路有效
| 申请号： | 201620672115.X | 申请日： | 2016-06-28 |
| 公开（公告）号： | CN205900098U | 公开（公告）日： | 2017-01-18 |
| 发明（设计）人： | 张景波;安祥文;蔺智挺;吴秀龙;彭春雨;黎轩;陈军宁 | 申请（专利权）人： | 安徽大学 |
| 主分类号： | G11C11/419 | 分类号： | G11C11/419 |
| 代理公司： | 北京凯特来知识产权代理有限公司11260 | 代理人： | 郑立明,郑哲 |
| 地址： | 230601 安徽*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种新型SRAM位线漏电流效应抑制电路，包括2个PMOS管P1与P2，两个电容C1与C2；其中电容C1的一端接SRAM中的位线BL，另一端与PMOS管P1的漏极相连，同时一起接到SRAM中的灵敏放大器的输入端sa_in，PMOS管P1的栅极接到控制信号源极接到VDD；电容C2的一端接SRAM中的位线BLB，另一端与PMOS管P2的漏极相连，同时一起接到SRAM中的灵敏放大器的输入端PMOS管P2的栅极接到控制信号源极接到VDD；以灵敏放大器的输入端sa_in与之间的电位差来取代位线BL和BLB之间的电位差。通过采用本实用新型公开的抑制电路，能够改善漏电流对SRAM读操作的影响，增强读稳定性，使器件抗漏流干扰能力增强。 | ||
| 搜索关键词： | 一种 新型 sram 漏电 效应 抑制 电路 | ||
【主权项】：
一种新型SRAM位线漏电流效应抑制电路，其特征在于，包括：2个PMOS管P1与P2，两个电容C1与C2；其中：电容C1的一端接SRAM中的位线BL，另一端与PMOS管P1的漏极相连，同时一起接到SRAM中的灵敏放大器的输入端sa_in，PMOS管P1的栅极接到控制信号源极接到VDD；电容C2的一端接SRAM中的位线BLB，另一端与PMOS管P2的漏极相连，同时一起接到SRAM中的灵敏放大器的输入端PMOS管P2的栅极接到控制信号源极接到VDD。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安徽大学，未经安徽大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201620672115.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
