[实用新型]一种基于IRIG‑B的内外时钟源切换装置

摘要

本实用新型公开了一种基于IRIG‑B的内外时钟源切换装置，包括主站板卡和若干子站板卡，主站板卡与子站板卡通过BLVDS对时总线连接；主站板卡上设置有CPU和FPGA，主站板卡的FPGA包括IRIG‑B解码电路、内部时钟电路、时间设置寄存器、对时寄存器、IRIG‑B编码电路和第一BLVDS编解码电路；子站板卡上设置有CPU和FPGA，子站板卡的FPGA包括第二BLVDS编解码电路。本实用新型利用FPGA实现对IRIG‑B信号进行解码和编码，在外部时钟源丢失信号情况下，自动切换至内部时钟源，按照IRIG‑B编码格式发送信号，从而保证各个卡件对时工作。

主权项

一种基于IRIG‑B的内外时钟源切换装置，其特征在于：包括主站板卡和若干子站板卡，所述主站板卡与子站板卡通过BLVDS对时总线连接；所述主站板卡上设置有CPU和FPGA，主站板卡的FPGA包括IRIG‑B解码电路、内部时钟电路、时间设置寄存器、对时寄存器、IRIG‑B编码电路和第一BLVDS编解码电路；所述时间设置寄存器与主站板卡的CPU连接，所述时间设置寄存器、内部时钟电路、对时寄存器、IRIG‑B编码电路和第一BLVDS编解码电路依次连接，所述IRIG‑B解码电路外接IRIG‑B管脚，所述IRIG‑B解码电路与对时寄存器连接，所述IRIG‑B编码电路与主站板卡的CPU连接，所述第一BLVDS编解码电路与BLVDS对时总线连接；所述子站板卡上设置有CPU和FPGA，子站板卡的FPGA包括第二BLVDS编解码电路，所述第二BLVDS编解码电路与子站板卡的CPU连接，所述第二BLVDS编解码电路还与BLVDS对时总线连接。