[实用新型]一种基于FPGA的多DSP处理器有效
| 申请号： | 201620806648.2 | 申请日： | 2016-07-29 |
| 公开（公告）号： | CN206039517U | 公开（公告）日： | 2017-03-22 |
| 发明（设计）人： | 肖红;何凤义;赖坤全;江伟 | 申请（专利权）人： | 四川赛狄信息技术有限公司 |
| 主分类号： | G06F15/173 | 分类号： | G06F15/173 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 610000 四*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种基于FPGA的多DSP处理器，包括外壳，所述外壳内设置有DSP处理板，DSP处理板包括电源模块、DSP模块、时钟模块、FPGA模块和CPCI桥模块，电源模块为其它各模块供电，时钟模块为DSP模块提供时钟信号，DSP模块包括8块DSP芯片，每4块DSP芯片为一个DSP簇，每个DSP簇内的4块DSP芯片采用LINK口环形连接，DSP芯片的其它LINK口及外部总线连接FPGA模块，DSP簇之间经FPGA模块采用LINK口及总线进行连接，CPCI桥模块与FPGA模块连接。本实用新型具有处理大规模数据的能力，能够实现模块化、标准化设计，提高其通用性。 | ||
| 搜索关键词： | 一种 基于 fpga dsp 处理器 | ||
【主权项】：
一种基于FPGA的多DSP处理器，其特征在于：包括外壳，所述外壳内设置有DSP处理板，所述DSP处理板包括电源模块、DSP模块、时钟模块、FPGA模块和CPCI桥模块，所述电源模块为其它各模块供电，所述时钟模块为DSP模块提供时钟信号，所述DSP模块包括8块DSP芯片，每4块DSP芯片为一个DSP簇，每个所述DSP簇内的4块DSP芯片采用LINK口环形连接，DSP芯片的其它LINK口及外部总线连接FPGA模块，所述DSP簇之间经FPGA模块采用LINK口及总线进行连接，所述CPCI桥模块与FPGA模块连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于四川赛狄信息技术有限公司，未经四川赛狄信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201620806648.2/，转载请声明来源钻瓜专利网。
