[实用新型]用于减缓电磁干扰的芯片封装结构

摘要

本实用新型公开一种用于减缓电磁干扰的芯片封装结构，通过在硅基板上制作下沉凹槽，并将芯片正面焊垫朝上埋入下沉凹槽，节省了封装空间，通过在芯片正面及硅基板第一表面上形成水平排布或垂直排布的电感布线，且在第一绝缘层上形成水平排布或垂直排布的电容布线，第一金属重布线或第二金属重布线及焊球延伸至硅基板表面上，实现了将芯片焊垫电性扇出至硅基板表面，提高了封装可靠性，工艺简单，成本低；水平排布或垂直排布的电感布线构成电感，且水平排布或垂直排布的电容布线及其间的电介质层构成电容，带有滤波特性的电感和电容能够减缓芯片内部线路之间信号的串扰，滤除不需要的电信号，增强封装产品的可靠性和性能，同时降低成本。

主权项

一种用于减缓电磁干扰的芯片封装结构，其特征在于，包括硅基板(1)和芯片(2)，所述硅基板具有第一表面(101)和与其相对的第二表面(102)，所述第一表面上形成有至少一个朝向第二表面的下沉凹槽(103)，至少一个所述芯片背面朝下贴装到所述下沉凹槽的槽底，所述芯片正面包含有焊垫(201)；所述芯片周侧与所述下沉凹槽侧壁之间、所述芯片正面及所述第一表面上形成有第一绝缘层(4)；所述第一绝缘层上形成有水平排布或垂直排布的电感布线，且所述第一绝缘层上形成有水平排布或垂直排布的电容布线，所述第一绝缘层上还形成有将所述芯片焊垫电性导出的金属重布线，所述电感布线、所述电容布线与所述芯片的焊垫电性连接。