[实用新型]一种数字式信号抗干扰滤波电路

摘要

本实用新型公开了一种数字式信号抗干扰滤波电路，通过逻辑电路或可编程逻辑器件实现，该滤波电路用时钟对输入信号进行同步和采样，采用计数器对脉冲宽度进行识别，采用锁存器控制滤波后信号的输出；每当计数器溢出(计数达到设定阈值)，对计数器清零，每当检测到输入信号出现下降沿时，对计数器清零，每当计数器溢出时，将输入信号通过锁存器输出。既适用于滤除高电平信号上出现低电平的干扰脉冲的情况，也可以用来滤除低电平信号上出现高电平的干扰脉冲的情形，相对于传统的RC滤波等硬件方式而言，简单可靠，实现对干扰信号的精确识别。

主权项

一种数字式信号抗干扰滤波电路，其特征在于包括信号输入端口、工作时钟、触发器D1、D2、D3、D4，非门NG1、NG2，与门AG1、AG2，或门OG1，OG2，计数器COUNT，锁存器D5和输出端口，移位寄存器、计数器COUNT和锁存器D5均由工作时钟驱动；信号输入端口连接触发器D1；触发器D1、D2、D3、D4依次级联，构成移位寄存器；触发器D3输出端同时连接至非门NG1输入端，非门NG1的输出端与触发器D4的输出端连接至与门AG1的输入端；触发器D4输出端还并联连接至非门NG2输入端和触发器D5的输入端，非门NG2的输出端与触发器D3的输出端连接至与门AG2的输入端；与门AG1和与门AG2的输出端同时连接至或门OG1，或门OG1输出连接或门OG2的一个输入，或门OG2输出连接计数器COUNT的清零端，计数器COUNT溢出端分为两路，一路连接或门OG2的另一个输入，另一路连接锁存器D5的使能端，锁存器的输出端连接输出端口作为抗干扰滤波电路的输出。