[实用新型]一种改进的存储器系统有效
| 申请号： | 201621077622.5 | 申请日： | 2016-09-23 |
| 公开（公告）号： | CN206058906U | 公开（公告）日： | 2017-03-29 |
| 发明（设计）人： | 杨峰;白荣鑫;孙淑娴;王文娅;赵迪;王秀平;梁道君 | 申请（专利权）人： | 山东师范大学 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10 |
| 代理公司： | 济南圣达知识产权代理有限公司37221 | 代理人： | 张勇 |
| 地址： | 250014 山*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种改进的存储器系统，包括成矩阵分布、相互并联的多个存储器模块，每个存储器模块的数据线各通过一个数据锁存器连接显卡数字接口，接收数据信号，每个存储器模块的地址线分别连接二进制计数器的地址输出端，二进制计数器的CLR端接收显卡数字接口的场同步信号，CLK端接收显卡数字接口的点时钟信号；二进制计数器为各个存储器模块分配不同的总线地址，所述二进制计数器的AB1、AB0连接译码器的输入端，译码器的输出端输出选择各数据锁存器的选通信号，以将数据信号轮流循环的依次输入各存储器模块进行存储。 | ||
| 搜索关键词： | 一种 改进 存储器 系统 | ||
【主权项】：
一种改进的存储器系统，其特征是：包括成矩阵分布、相互并联的多个存储器模块，每个存储器模块的数据线各通过一个数据锁存器连接显卡数字接口，接收数据信号，每个存储器模块的地址线分别连接二进制计数器的地址输出端，所述二进制计数器的CLR端接收显卡数字接口的场同步信号，CLK端接收显卡数字接口的点时钟信号；所述二进制计数器为各个存储器模块分配不同的总线地址，所述二进制计数器的AB1、AB0连接译码器的输入端，译码器的输出端输出选择各数据锁存器的选通信号，以将数据信号轮流循环的依次输入各存储器模块进行存储。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于山东师范大学，未经山东师范大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201621077622.5/，转载请声明来源钻瓜专利网。
- 上一篇：具有卡固结构的硬盘盒
- 下一篇：一种纳微定位平台
