[实用新型]信号增强源耦合逻辑分频器

摘要

本实用新型涉及一种信号增强源耦合逻辑分频器，包括两个结构相同的第一触发器和第二触发器，在每个触发器的输入端及其互补输出端加入一个无源器件（可以是电阻，电容或者电感），主要目的是增加时钟输入的信号通路，以提高时钟输入差分放大器的增益，有效提高分频器工作频率；本实用新型所述的分频器比传统触发器具有更高的工作频率、更低的功耗，和更宽的工作范围，能够保持较高的灵敏度，可以广泛应用于移动电话、蓝牙产品、移动通信终端、手机电视等无线射频领域的频率合成器的锁相环以及相应的产品。

主权项

一种信号增强源耦合逻辑分频器，包括结构相同的第一触发器和第二触发器，其特征是：所述第一触发器的输出端QN、QP连接第二触发器的输入端，第二触发器的输出端IN和IP交叉耦合到第一触发器的输入端；所述第一触发器包括第一采样差分放大器、第一锁存交叉耦合放大器、第一负载模块和第一时钟输入差分放大器，所述第二触发器包括第二采样差分放大器、第二锁存交叉耦合放大器、第二负载模块和第二时钟输入差分放大器；所述第一采样差分放大器由晶体管M3和晶体管M4组成，第二采样差分放大器由晶体管M9和晶体管M10组成；所述第一锁存交叉耦合放大器由晶体管M5和晶体管M6组成，第二锁存交叉耦合放大器由晶体管M11和晶体管M12组成；所述第一负载模块由负载Z1和负载Z2组成，第二负载模块由负载Z3和负载Z4组成；所述第一时钟输入差分放大器由晶体管M1、晶体管M2以及电容C1和电容C2组成，第二时钟输入差分放大器由晶体管M7、晶体管M8以及电容C3和电容C4组成；所述第一采样差分放大器的晶体管M3的漏极和晶体管M4的漏极分别连接第一触发器的两个输出端QN和QP，晶体管M3的源极和晶体管M4的源极连接在一起并连接到第一时钟输入差分放大器中晶体管M1的漏极；所述第一锁存交叉耦合放大器的晶体管M5的漏极和晶体管M6的漏极分别连接到第一触发器的两个输出端QN和QP，晶体管M5的源极和晶体管M6的源极连接在一起，并连接到第一时钟输入差分放大器中晶体管M2的漏极，晶体管M5的栅极和晶体管M6的栅极分别交叉连接到第一触发器的两个输出端QN和QP；所述第一负载模块的负载Z1和负载Z2的一端并联接电源Vdd，另一端连接到第一触发器的两个输端QN和QP；所述第一时钟输入差分放大器的晶体管M1的漏极连接电容C2的一端，晶体管M2的漏极连接电容C1的一端，晶体管M1的源极和晶体管M2的源极相连接到地或相连接到作为电流源Is的FET场效应管的漏极上，晶体管M1的栅极和电容C1的另一端连接输入时钟信号CP，晶体管M2的栅极与电容C2的另一端连接输入时钟信号CN，接收第一触发器的输入时钟信号；所述第二采样差分放大器的晶体管M9的漏极和晶体管M10的漏极分别连接第二触发器的两个输出端IN和IP，晶体管M9的源极和晶体管M10的源极连接在一起并连接到第二时钟输入差分放大器中晶体管M7的漏极；所述第二锁存交叉耦合放大器的晶体管M11的漏极和晶体管M11的漏极分别连接到第二触发器的两个输出端IN和IP，晶体管M11的源极和晶体管M12的源极连接在一起，并连接到第二时钟输入差分放大器中晶体管M8的漏极，晶体管M11的栅极和晶体管M12的栅极分别交叉连接到第二触发器的两个输出端IN和IP；所述第二负载模块的负载Z3和负载Z4一端并联接电源Vdd，另一端连接到第二触发器的两个输出端IN和IP；所述第二时钟输入差分放大器的晶体管M7的漏极连接电容C4的一端，晶体管M8的漏极连接电容C3的一端，晶体管M7的源极和晶体管M8的源极相连接到地或相连接到作为电流源Is的FET场效应管的漏极上，晶体管M7的栅极和电容C3的另一端连接输入时钟信号CN，晶体管M8的栅极与电容C4的另一端连接输入时钟信号CP，接收第二触发器的输入时钟信号。