[实用新型]用于高密度电阻率探针的多路切换开关控制电路

摘要

本实用新型公开了一种用于高密度电阻率探针的多路切换开关控制电路,电源供电电路，切换开关控制电路，串口通信电路和主控电路。本实用新型运用多路切换控制芯片控制同一根高密度电阻率探针的四个通道，实现四个通道任意切换，并且延伸到多个高密度电阻率探针上，故可以按照专业人士需求检测探针之间的海水电阻率，及时发现海水入侵情况；与背景技术相比，该电路为近海长期观测海水入侵情况提供更有效的方法，使得专业人士能够及时掌握海水入侵的信息。

主权项

用于高密度电阻率探针的多路切换开关控制电路,其特征在于：包括电源供电电路，切换开关控制电路，串口通信电路和主控电路；所述的电源供电电路包括一级电源转换芯片IC1、二级电源转换芯片IC2、第一电解电容C1、第二电解电容C2、第三钽电容C3、第七钽电容C7、第八瓷片电容C8、第一稳压二级管D1、第一发光二极管LED1、第一功率电感L1、第一电阻R1、第二电阻R2和第三电阻R3；第一接口Power1的第2管脚直接接地，第1管脚与一级电源转换芯片IC1的第1管脚、第一电解电容C1的正极连接，第一电解电容C1的负极与一级电源转换芯片IC1的第3管脚、一级电源转换芯片IC1的第5管脚连接并接地，第一稳压二极管D1的正极接地，第一稳压二极管D1的负极与第一功率电感L1的一端、一级电源转化芯片IC1的第2管脚相连，第一功率电感L1的另一端与第二电解电容C2的正极、第一电阻R1的一端、一级电源转换芯片IC1的第4管脚相连并作为5V电源输出端，第二电解电容C2的负极与第三钽电容C3的负极、二级电源转换芯片IC2的第1管脚相连并接地，第一电阻R1的另一端与第三钽电容C3的正极、二级电源转换芯片IC2的第3管脚相连，第七钽电容C7的正极与第八瓷片电容C8的一端、第二电阻R2的一端、二级电源转换芯片IC2的第2管脚、二级电源转换芯片IC2的第4管脚相连，第七钽电容C7的负极与第八瓷片电容C8的另一端相连并接地，第二电阻R2的另一端与第三电阻R3的一端相连作为3.3V电源输出端，第三电阻R3的另一端与第一发光二极管LED1的正极相连，第一发光二极管LED1的负极直接与地相连；切换开关控制电路包括恒流源输出电路和多路开关控制电路，每一路开关控制电路结构完全相同，每一路开关控制电路与恒流源输出电路的连接方式完全相同，一路开关控制电路包括切换多路开关控制芯片IC4、第九瓷片电容C9和第十瓷片电容C10；恒流源输出电路包括恒流源输出开关控制芯片IC3、第四瓷片电容C4、第五瓷片电容C5和第六瓷片电容C6；第一恒流源接口Current1的第1管脚与第四瓷片电容C4的一端、恒流源输出开关控制芯片IC3的第1管脚相连，第一恒流源接口Current1的第2管脚与切换多路开关控制芯片IC4的第3管脚相连，恒流源输出开关控制芯片IC3的第2管脚与第一输出接口OUT1的第1管脚相连，第六瓷片电容C6的一端与第五瓷片电容C5的一端、恒流源输出开关控制芯片IC3的第3管脚、恒流源输出开关控制芯片IC3的第4管脚、恒流源输出开关控制芯片IC3的第5管脚、恒流源输出开关控制芯片IC3的第6管脚、恒流源输出开关控制芯片IC3的第7管脚、恒流源输出开关控制芯片IC3的第8管脚、恒流源输出开关控制芯片IC3的第9管脚并接地，恒流源输出开关控制芯片IC3的第10管脚与切换多路开关控制芯片IC4的第1管脚、第九瓷片电容C9的一端相连，恒流源输出开关控制芯片IC3的第11管脚与第六瓷片电容C6的另一端、第一输出接口OUT1的第2管脚相连，恒流源输出开关控制芯片IC3的第12管脚与主控芯片IC6的第7管脚相连，恒流源输出开关控制芯片IC3的第13管脚与主控芯片IC6的第8管脚相连，恒流源输出开关控制芯片IC3的第14管脚与第五瓷片电容C5的另一端相连并接电源供电电路的3.3V电源输出端，切换多路开关控制芯片IC4的第2管脚与切换多路开关控制芯片IC4的第4管脚、切换多路开关控制芯片IC4的第8管脚、切换多路开关控制芯片IC4的第11管脚、第一电极接口COM1的第1管脚相连，切换多路开关控制芯片IC4的第5管脚与主控芯片IC6的第25管脚相连，切换多路开关控制芯片IC4的第6管脚与主控芯片IC6的第26管脚相连，第九瓷片电容C9的另一端与第10瓷片电容C10的一端、切换多路开关控制芯片IC4的第7管脚相连并接地，切换多路开关控制芯片IC4的第9管脚与第二输出接口OUT2的第1管脚相连，切换多路开关控制芯片IC4的第10管脚与第二输出接口OUT2的第2管脚相连，切换多路开关控制芯片IC4的第12管脚与主控芯片IC6的第24管脚相连，切换多路开关控制芯片IC4的第13管脚与主控芯片IC6的第23管脚相连，切换多路开关控制芯片IC4的第14管脚与第十瓷片电容C10的另一端相连并接电源供电电路的3.3V电源输出端；串口通信电路包括串口通信芯片IC5、第二十一瓷片电容C21、第二十二瓷片电容C22、第二十三瓷片电容C23和第二十四瓷片电容C24；第一串口通信接口USART1的第1管脚与串口通信芯片IC5的第8管脚相连，第一串口通信接口USART1的第2管脚与串口通信芯片IC5的第7管脚相连，第一串口通信接口USART1的第3管脚与第二十一瓷片电容C21的一端、串口通信芯片IC5的第15管脚相连并接地，第二十一瓷片电容C21的另一端与串口通信芯片IC5的第6管脚相连，第二十三瓷片电容C23的一端与串口通信芯片IC5的第2管脚相连，第二十三瓷片电容C23的另一端与串口通信芯片IC5的第16管脚相连并接电源供电电路5V电源输出端，第二十二瓷片电容C22一端与串口通信芯片IC5的第5管脚相连，第二十二瓷片电容C22另一端与串口通信芯片IC5的第4管脚相连，第二十二瓷片电容C24一端与串口通信芯片IC5的第3管脚相连，第二十二瓷片电容C24另一端与串口通信芯片IC5的第1管脚相连，串口通信芯片IC5的第9管脚与主控芯片IC6的第69管脚相连，串口通信芯片IC5的第10管脚与主控芯片IC6的第68管脚相连，串口通信芯片IC5的第11、12、13、14管脚架空；主控电路包括主控芯片IC6、第三十一瓷片电容C31、第三十二瓷片电容C32、第三十五瓷片电容C35、第四十一钽电容C41、第四十二钽电容C42、第四十三钽电容C43、第四十四瓷片电容C44、第四十五瓷片电容C45、第四十六瓷片电容C46、第五电阻R5、第四电阻R4和第一晶振XLAT；程序下载接口JTAG的第2管脚与主控芯片IC6的第72管脚相连，程序下载接口JTAG的第1管脚接电源供电电路3.3V电源输出端，程序下载接口JTAG的第3管脚与主控芯片IC6的第76管脚相连，程序下载接口JTAG的第4管脚、第四电阻R4的一端、主控芯片IC6的第94管脚相连并接地，第四电阻R4的另一端与主控芯片IC6的第37管脚相连，第三十一瓷片电容C31的一端与第一晶振XLAT一端、主控芯片IC6的第12管脚相连，第三十一瓷片电容C31的另一端与第三十二瓷片电容C32的一端相连并接地，第三十二瓷片电容C32的另一端与第一晶振XLAT另一端、主控芯片IC6的第13管脚相连，第五电阻R5的一端接电源供电电路3.3V电源输出端，第五电阻R5的另一端与第三十五瓷片电容C35一端、主控芯片IC6的第14管脚相连，第三十五瓷片电容C35另一端与主控芯片IC6的第20管脚相连并接地，第四十一钽电容C41的正极与第四十二钽电容C42的正极、第四十三钽电容C43的正极、第四十四瓷片电容C44的一端、第四十五瓷片电容C45的一端、第四十六瓷片电容C46的一端、主控芯片IC6的第50管脚、主控芯片IC6的第21管脚、主控芯片IC6的第75管脚、主控芯片IC6的第100管脚、主控芯片IC6的第28管脚、主控芯片IC6的第11管脚相连并接电源供电电路3.3V电源输出端，第四十一钽电容C41的负极与第四十二钽电容C42的负极、第四十三钽电容C43的负极、第四十四瓷片电容C44的另一端、第四十五瓷片电容C45的另一端、第四十六瓷片电容C46的另一端接地；主控芯片IC6的第49管脚、主控芯片IC6的第74管脚、主控芯片IC6的第99管脚、主控芯片IC6的第27管脚、主控芯片IC6的第10管脚、主控芯片IC6的第19管脚相连并接地；主控芯片IC6剩余管脚中，除了与其余开关控制电路连接的普通I/O脚以外的管脚皆架空；一级电源转换芯片IC1采用LM2576，二级电源转换芯片IC2采用AMS1117‑3.3V，恒流源输出开关控制芯片IC3、切换多路开关控制芯片IC4均采用TI公司的TS3A4751，串口通信芯片IC5采用的TI公司的MAX3232，主控芯片IC6采用ST公司的STM32F103VCT6。