[实用新型]咬尾卷积译码系统

摘要

本实用新型公开了一种咬尾卷积译码系统，包括编码器模块和译码器模块，所述编码器模块从数据接收器模块接收数据帧，经过编码后的数据帧通过所述译码器模块译码后传给数据输出器模块，译码器模块包括幸存路径存储单元、分支度量单元、比较单元、控制器单元、正序译码单元和逆序译码单元，所述正序译码单元通过幸存路径存储单元与分支度量单元连接，分支度量单元通过比较单元与所述控制器单元连接，所述控制器单元分别与正序译码输出口和所述逆序译码单元连接，所述逆序译码单元与逆序译码输出口连接，所述分支度量单元用于找出正序译码单元译码过程中最优路径产生的分支度量值。本实用新型能够降低数据帧的误码率，提高系统性能，增强系统的稳定性。

主权项

一种咬尾卷积译码系统，包括编码器模块和译码器模块，其特征是：所述编码器模块从数据接收器模块接收数据帧，经过编码后的数据帧通过所述译码器模块译码后传给数据输出器模块，所述译码器模块包括幸存路径存储单元、分支度量单元、比较单元、控制器单元、正序译码单元和逆序译码单元，所述正序译码单元通过所述幸存路径存储单元与所述分支度量单元连接，所述分支度量单元通过比较单元与所述控制器单元连接，所述控制器单元分别与正序译码输出口和所述逆序译码单元连接，所述逆序译码单元与逆序译码输出口连接，所述译码器模块采用Viterbi译码器，所述编码器模块采用Xilinx公司的FPGA的卷积编码器。