[实用新型]一种优化PCIE信号的互连器有效
| 申请号： | 201621443016.0 | 申请日： | 2016-12-27 |
| 公开（公告）号： | CN206313260U | 公开（公告）日： | 2017-07-07 |
| 发明（设计）人： | 陈志伟;刘长城 | 申请（专利权）人： | 安费诺电子装配（厦门）有限公司 |
| 主分类号： | H01R31/06 | 分类号： | H01R31/06;H01R12/71 |
| 代理公司： | 北京市炜衡律师事务所11375 | 代理人： | 徐婕 |
| 地址： | 361009 福建省厦门市思明*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种优化PCIE信号的互连器，包括PCIE母头插槽、高速线缆和优化插接部，所述的优化插接部包括外壳和安装在外壳内的优化PCB板，所述的优化PCB板上设有中继器、接线端和插接端，所述的接线端和插接端均与中继器连通，所述的高速线缆的一端焊接在优化插接部的接线端，另一端与PCIE母头插槽连通。本实用新型的技术方案，将中继器直接设计在高速线缆端，即使线身长度为1米的情况下，速度也可以达到9GHz,并且补偿8db的线身损耗，同时消除输入随机抖动(Rj)确定性抖动(Dj)等信号。 | ||
| 搜索关键词： | 一种 优化 pcie 信号 互连 | ||
【主权项】：
一种优化PCIE信号的互连器，其特征在于，包括PCIE母头插槽、高速线缆和优化插接部，所述的优化插接部包括外壳和安装在外壳内的优化PCB板，所述的优化PCB板上设有中继器、接线端和插接端，所述的接线端和插接端均与中继器连通，所述的高速线缆的一端焊接在优化插接部的接线端，另一端与PCIE母头插槽连通。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安费诺电子装配（厦门）有限公司，未经安费诺电子装配（厦门）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201621443016.0/，转载请声明来源钻瓜专利网。
