[实用新型]基于FPGA的汽轮机危急遮断系统

摘要

一种基于FPGA的汽轮机危急遮断系统，涉及汽轮机技术领域，所解决的是加快响应速度的技术问题。该系统，包括多个ETS表决卡、多个转速信号卡、多个开关信号分配卡；所述ETS表决卡包括FPGA表决模块、IOP处理模块、第一连接件；各个ETS表决卡通过串行通信端口互联；所述转速信号卡包括FPGA转速模块、IOP处理模块、第二连接件；各个转速信号卡的LVDS发送端口分别接到各个ETS表决卡的LVDS接收端口；所述开关信号分配卡包括FPGA分配模块、IOP处理模块、第三连接件；各个开关信号分配卡的LVDS发送端口分别接到各个ETS表决卡的LVDS接收端口。本实用新型提供的系统，结构简单且响应速度快。

主权项

一种基于FPGA的汽轮机危急遮断系统，包括多个ETS表决卡、多个转速信号卡、多个开关信号分配卡；所述ETS表决卡包括FPGA表决模块、第一IOP处理模块、第一连接件；所述FPGA表决模块、第一连接件各有多路数字信号输入端口、多路数字信号输出端口、多路串行通信端口、1路LVDS发送端口、多路LVDS接收端口；第一连接件的各路数字信号输入端口各经一个数字信号传输通道分别接到FPGA表决模块的各路数字信号输入端口，第一连接件的各路数字信号输出端口各经一个数字信号传输通道分别接到FPGA表决模块的各路数字信号输出端口，第一连接件的各路串行通信端口各经一个串行通道分别接到FPGA表决模块的各路串行通信端口，第一连接件的LVDS发送端口经一LVDS传输通道接到FPGA表决模块的LVDS发送端口，第一连接件的各路LVDS接收端口各经一个LVDS传输通道分别接到FPGA表决模块的各路LVDS接收端口；所述第一IOP处理模块中设有第一FPGA处理子模块、第一CPU子模块，其中的第一FPGA处理子模块经数据线与FPGA表决模块互联，并且第一FPGA处理子模块设有多路数字信号输入端口，第一连接件的各路数字信号输入端口各经一个数字信号传输通道分别接到第一FPGA处理子模块的各路数字信号输入端口，第一FPGA处理子模块与第一CPU子模块经数据总线互联；各个ETS表决卡的第一连接件通过串行通信端口互联；所述转速信号卡包括FPGA转速模块、第二IOP处理模块、第二连接件；所述FPGA转速模块、第二连接件各有1路转速信号输入端口、多路转速信号转发端口、2路LVDS发送端口；第二连接件的转速信号输入端口经一个转速信号传输通道接到FPGA转速模块的转速信号输入端口，第二连接件的各路转速信号转发端口各经一个转速信号传输通道分别接到FPGA转速模块的各路转速信号转发端口，第二连接件的2路LVDS发送端口各经一个LVDS传输通道分别接到FPGA转速模块的2路LVDS发送端口；所述第二IOP处理模块中设有第二FPGA处理子模块、第二CPU子模块，其中的第二FPGA处理子模块经数据线与FPGA转速模块互联，第二FPGA处理子模块与第二CPU子模块经数据总线互联；各个转速信号卡的第二连接件的2路LVDS发送端口分别接到各个ETS表决卡的第一连接件的LVDS接收端口；所述开关信号分配卡包括FPGA分配模块、第三IOP处理模块、第三连接件；所述FPGA分配模块、第三连接件各有多路数字信号输入端口、2路LVDS发送端口；第三连接件的各路数字信号输入端口各经一个数字信号传输通道分别接到FPGA分配模块的各路数字信号输入端口，第三连接件的2路LVDS发送端口各经一个LVDS传输通道分别接到FPGA分配模块的2路LVDS发送端口；所述第三IOP处理模块中设有第三FPGA处理子模块、第三CPU子模块，其中的第三FPGA处理子模块经数据线与FPGA分配模块互联，第三FPGA处理子模块与第三CPU子模块经数据总线互联；各个开关信号分配卡的第三连接件的2路LVDS发送端口分别接到各个ETS表决卡的第一连接件的LVDS接收端口。