[发明专利]采用多个堆叠式金属层中的源线和/或位线以减小MRAM位单元电阻的MRAM位单元

摘要

公开了采用布置在多个堆叠式金属层中的源线(204)和/或位线(206)以减小磁性随机存取存储器(MRAM)位单元电阻的MRAM位单元(200)。还公开了相关方法和系统。在本文中所公开的各方面，该MRAM位单元被提供在存储器阵列中。该MRAM位单元被制造在集成电路(IC)(202)中，其中源线和/或位线由布置在半导体层(210)之上的多个堆叠式金属层形成以减小源线的电阻。以此方式，如果IC中的节点尺寸被缩小，则可以维持或减小源线和/或位线的电阻以避免生成用于MRAM位单元的写操作的写电流的驱动电压的增大。

主权项

一种包括至少一个磁性随机存取存储器(MRAM)位单元的集成电路(IC)，所述至少一个MRAM位单元包括：存取晶体管，其被布置在所述IC的半导体层中，所述存取晶体管包括栅极、源极和漏极；磁性隧道结(MTJ)，其被布置在所述IC中布置在所述半导体层之上的金属层中，所述MTJ包括第一端电极和第二端电极；漏极侧连接柱，其被布置在所述IC中在所述半导体层之上的至少一个金属层中，所述漏极侧连接柱将所述存取晶体管的漏极耦合到所述MTJ的所述第一端电极；位线，其被布置在所述IC中在所述半导体层之上的至少一个金属层中，所述位线被耦合到所述MTJ的所述第二端电极；以及源线，其被布置在所述IC中在所述半导体层之上的多个堆叠式金属层中并被耦合到所述存取晶体管的源极。