[发明专利]半导体装置

摘要

在作为漏区的n+型SiC基板(1)的正面依次外延生长n‑型漂移层(2)、p型基极层(3)和n+型源极层(4)。在n+型源极层(4)的内部选择性地设置p+型接触区(5)。设置沿深度方向(z)贯通n+型源极层(4)和p型基极层(3)而到达n‑型漂移层(2)的沟槽(6)，在沟槽(6)的内部隔着栅绝缘膜(7)设置栅电极(8)。相邻沟槽(6)间的宽度(w1)例如为1μm以下，沟槽(6)的深度(d)例如为1μm以下。由于宽度(w1)窄，因此沟道形成于大致整个p型基极层(3)。单元(10)具备从两侧面由MOS栅(9)夹持一个沟道的FinFET结构。通过这样设置，能够降低通态电阻，并能够防止可靠性的降低。

主权项

一种半导体装置，其特征在于，具备：第一导电型的半导体基板，其由带隙比硅的带隙宽的宽带隙半导体构成；第一导电型的第一半导体层，其设置于所述半导体基板的正面，由杂质浓度比所述半导体基板的杂质浓度低的宽带隙半导体构成；第二导电型的第二半导体层，其设置于所述第一半导体层的相对于所述半导体基板侧相反一侧的表面，由宽带隙半导体构成；第一导电型的第三半导体层，其设置于所述第二半导体层的相对于所述半导体基板侧相反一侧的表面，由宽带隙半导体构成；第二导电型半导体区，其选择性地设置于所述第三半导体层的内部，沿深度方向贯通所述第三半导体层而到达所述第二半导体层，且所述第二导电型半导体区的杂质浓度比所述第二半导体层的杂质浓度高；沟槽，其贯通所述第三半导体层以及所述第二半导体层而到达所述第一半导体层；栅电极，其隔着栅绝缘膜而设置于所述沟槽的内部；第一电极，其与所述第三半导体层以及所述第二导电型半导体区接触；以及第二电极，其与所述半导体基板的背面接触；相邻的所述沟槽间的宽度以及所述沟槽的深度小于以硅的材料极限实现预定的电流能力的最小尺寸。