[发明专利]支持计算装置处的图形命令流中对命令缓冲器的多级嵌套有效
| 申请号： | 201680015995.6 | 申请日： | 2016-02-18 |
| 公开（公告）号： | CN107408293B | 公开（公告）日： | 2022-09-09 |
| 发明（设计）人： | H·C·纳卢瑞;B·文布;J·S·波尔斯 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06T1/60 | 分类号： | G06T1/60;G06T1/20;G06F9/38 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 李炜;黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了一种用于促进计算装置处的批处理缓冲器的多级嵌套的机制。如本文所述的实施例的方法包括：促进硬件扩展以容纳多个批处理缓冲器来参与多级嵌套，其中，所述多个批处理缓冲器与计算装置的图形处理器相关联。所述方法可以进一步包括：促进所述多个批处理缓冲器的所述多级嵌套，其中，所述多级嵌套遍布于与所述多个批处理缓冲器相关联的多个级别，其中，所述多个级别包括与所述多个批处理缓冲器中的多于两个批处理缓冲器相关联的多于两个嵌套级别。 | ||
| 搜索关键词： | 支持 计算 装置 图形 命令 缓冲器 多级 嵌套 | ||
【主权项】：
一种用于促进计算装置处的批处理缓冲器的多级嵌套的设备，所述设备包括：多个批处理缓冲器，与计算装置的图形处理器相关联；命令解析器的存储和容纳逻辑，用于促进硬件扩展以容纳所述多个批处理缓冲器来参与多级嵌套；以及所述命令解析器的栈逻辑，用于促进所述多个批处理缓冲器的所述多级嵌套，其中，所述多级嵌套遍布于与所述多个批处理缓冲器相关联的多个级别，其中，所述多个级别包括与所述多个批处理缓冲器中的多于两个批处理缓冲器相关联的多于两个的嵌套级别。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680015995.6/，转载请声明来源钻瓜专利网。
