[发明专利]面积高效的金属可编程脉冲锁存器设计

摘要

一种脉冲发生器包括用于存储第一/第二状态的锁存模块；用于生成时钟脉冲的脉冲时钟模块；以及用于延迟第二锁存模块输入处的时钟脉冲的延迟模块。该锁存模块具有耦合到时钟的第一锁存模块输入、第二锁存模块输入、以及锁存模块输出。该脉冲时钟模块具有耦合到时钟的第一脉冲时钟模块输入、耦合到锁存模块输出的第二脉冲时钟模块输入、以及脉冲时钟模块输出。该延迟模块被耦合在锁存模块输出与第二脉冲时钟模块输入之间或者在脉冲时钟模块输出与第二锁存模块输入之间。该延迟模块在延迟模块输出处在功能上提供公式(A)，其中I1是I的函数，且IA是IN0和B0的函数，并且其中I是延迟模块输入，B0是第一输入比特，且IN0是第一净输入。

主权项

一种脉冲发生器，包括：锁存模块，其被配置成存储第一状态或第二状态，所述锁存模块具有第一锁存模块输入、第二锁存模块输入以及锁存模块输出，所述第一锁存模块输入被耦合到时钟；脉冲时钟模块，其被配置成生成时钟脉冲，所述脉冲时钟模块具有第一脉冲时钟模块输入、第二脉冲时钟模块输入、以及脉冲时钟模块输出，所述第一脉冲时钟模块输入被耦合到所述时钟，所述第二脉冲时钟模块输入被耦合到所述锁存模块输出；以及延迟模块，其被配置成延迟所述第二锁存模块输入处的所述时钟脉冲，所述延迟模块具有延迟模块输入以及延迟模块输出，所述延迟模块被耦合在所述锁存模块输出与所述第二脉冲时钟模块输入之间或者在所述脉冲时钟模块输出与所述第二锁存模块输入之间，其中所述延迟模块被配置成在所述延迟模块输出处在功能上提供其中I1是I的函数，且IA是IN0和B0的函数，并且其中I是所述延迟模块输入，B0是第一输入比特，且IN0是第一净输入。