[发明专利]用于在总线处运行的集成电路和用于运行该集成电路的方法有效
| 申请号： | 201680043952.9 | 申请日： | 2016-06-15 |
| 公开（公告）号： | CN107851082B | 公开（公告）日： | 2021-03-30 |
| 发明（设计）人： | B.比格;C.哈根米勒;K-D.施奈德;A.沙德林 | 申请（专利权）人： | 大陆汽车有限公司 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 梁冰;安文森 |
| 地址： | 德国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种具有至少一个发送端口（Tx_ASIC）和至少一个接收端口（Rx_ASIC）以及至少一个地址端口（ADDR；ADDR0、ADDR1）的集成电路，‑其具有存储器或者存储区域（I、II），所述存储器或者存储区域具有大量存储区段（BA1、BA2），激活信息能够被写入到所述存储区段中，‑其中，所述存储区段（BA1、BA2）的数量等于集成电路（ASIC1、ASIC2、ASIC3；ASIC1'、ASIC2'）的能够通过所述至少一个地址端口（ADDR；ADDR0、ADDR1）被编码的数量，所述集成电路在公共的总线上能够被运行、能够被激活，‑其具有控制单元，所述控制单元被设置用于将通过所述至少一个地址端口（ADDR；ADDR0、ADDR1）被编码的地址与在所述接收端口（Rx_ASIC）处接收到的地址进行比较，如果一致则将定义的位模型写入到配属于所述地址的存储区段（BA1、BA2）中，如果不一致则抑制在所述发送端口（Tx_ASIC）处的不确认信号（NACK），其中，所述集成电路（ASIC1、ASIC2、ASIC3；ASIC1'、ASIC2'）被设置用于通过在所述存储区段（BA1、BA2）中的位模型来激活，所述存储区段对应于在所述至少一个地址端口（ADDR；ADDR0、ADDR1）处被定义的地址，以便与微处理器（µC）通信，所述微处理器通过所述公共的总线与所述至少一个发送端口（Tx_ASIC）和所述至少一个接收端口（Rx_ASIC）连接。 | ||
| 搜索关键词： | 用于 总线 运行 集成电路 方法 | ||
【主权项】：
具有至少一个发送端口（Tx_ASIC）和至少一个接收端口（Rx_ASIC）以及至少一个地址端口（ADDR；ADDR0、ADDR1）的集成电路，‑ 其具有存储器或者存储区域（I、II），所述存储器或者存储区域具有大量存储区段（BA1、BA2），激活信息能够被写入到所述存储区段中，‑ 其中，所述存储区段（BA1、BA2）的数量等于集成电路（ASIC1、ASIC2、ASIC3；ASIC1'、ASIC2'）的、能够通过所述至少一个地址端口（ADDR；ADDR0、ADDR1）被编码的数量，所述集成电路在公共的总线上能够被运行、能够被激活，‑ 其具有控制单元，所述控制单元被设置用于将通过所述至少一个地址端口（ADDR；ADDR0、ADDR1）被编码的地址与在所述接收端口（Rx_ASIC）处接收到的地址进行比较，如果一致则将定义的位模型写入到配属于所述地址的存储区段（BA1、BA2）中，如果不一致则抑制在所述发送端口（Tx_ASIC）处的不确认信号（NACK），其中，所述集成电路（ASIC1、ASIC2、ASIC3；ASIC1'、ASIC2'）被设置用于通过在所述存储区段（BA1、BA2）中的被定义的位模型来激活，所述存储区段对应于在所述至少一个地址端口（ADDR；ADDR0、ADDR1）处被定义的地址，以便与微处理器（µC）通信，所述微处理器通过所述公共的总线与所述至少一个发送端口（Tx_ASIC）和所述至少一个接收端口（Rx_ASIC）连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于大陆汽车有限公司，未经大陆汽车有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680043952.9/，转载请声明来源钻瓜专利网。
