[发明专利]DRAM设备、错误校正管理的方法和存储器控制器有效
| 申请号： | 201680050178.4 | 申请日： | 2016-08-04 |
| 公开（公告）号： | CN107924698B | 公开（公告）日： | 2022-06-21 |
| 发明（设计）人： | J.B.哈尔伯特;K.S.拜因斯 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G11C11/409 | 分类号： | G11C11/409;G06F11/10 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 周学斌;郑冀之 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 校验位读取模式使得存储器设备能够向相关联的主机提供内部校验位。存储器子系统的存储器控制器可以为存储器子系统的存储器设备生成一个或多个读取命令。该读取命令可以包括地址位置信息。该存储器设备包括具有用地址位置信息可寻址的存储器位置的存储器阵列。该存储器位置具有相关联的数据和内部校验位，在这里该校验位是由存储器在内部生成地以用于错误校正。如果存储器设备被配置用于校验位读取模式，则它响应于读取命令发送与所标识的地址位置相关联的内部校验位。如果存储器设备没有被配置成校验位读取模式，则它在不暴露内部校验位的情况下响应于读取命令返回数据。 | ||
| 搜索关键词： | dram 设备 错误 校正 管理 方法 存储器 控制器 | ||
【主权项】：
一种动态随机存取存储器设备（DRAM），包括：存储器阵列，其包括利用地址信息可寻址的存储器位置，该存储器位置包括数据和与该数据相关联的内部校验位，该DRAM用来在错误校验操作期间生成内部校验位；以及I/O（输入/输出）电路，其用来耦合至相关联的存储器控制器，当被耦合至相关联的存储器控制器时该I/O电路用来接收读取命令，该读取命令用来标识地址位置；其中响应于读取命令，如果该DRAM被配置用于校验位读取（CBRD）模式，则该读取命令用来促使DRAM经由I/O电路发送与所标识的地址位置相关联的内部校验位，并且如果DRAM没有被配置用于CBRD模式，则该读取命令用来促使DRAM在不暴露内部校验位的情况下返回与所标识的地址位置相关联的数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680050178.4/，转载请声明来源钻瓜专利网。
