[发明专利]平面三重注入JFET及相应的制造方法有效
| 申请号： | 201680061749.4 | 申请日： | 2016-10-19 |
| 公开（公告）号： | CN108292607B | 公开（公告）日： | 2021-09-17 |
| 发明（设计）人： | 阿努普·巴拉;李中达 | 申请（专利权）人： | 美国联合碳化硅公司 |
| 主分类号： | H01L21/337 | 分类号： | H01L21/337;H01L29/808;H01L29/10;H01L29/16;H01L29/06 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 杜诚;杨林森 |
| 地址： | 美国新*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 形成有垂直元件和水平元件的JFET，由诸如碳化硅的高带隙半导体材料经由包括上漂移区域和下漏极区域的衬底的三重注入制成，三重注入在漂移区域的一部分中形成下栅极、水平沟道和上栅极。源极区域可以通过顶部栅极的一部分形成，并且顶部栅极和底部栅极连接。垂直沟道区域形成为与平面JFET区域相邻并且延伸穿过顶部栅极、水平沟道和底部栅极以连接至漂移区域，使得下栅极调制垂直沟道以及水平沟道，并且来自源极的电流首先流过水平沟道，然后流过垂直沟道进入漂移区域。 | ||
| 搜索关键词： | 平面 三重 注入 jfet 相应 制造 方法 | ||
【主权项】：
1.一种用于制造JFET的方法，包括：a.对晶片应用第一掩模以将第一图案化硬掩模层形成到所述晶片的顶部，所述晶片包括上漂移区域和底部漏极区域；b.对所述晶片的顶部的未遮蔽部分应用三个注入以在所述漂移区域的上部中形成下栅极区域、水平沟道区域和顶部栅极区域；c.在所述顶部栅极区域的一部分中形成源极区域；d.将所述顶部栅极区域连接至底部栅极区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美国联合碳化硅公司，未经美国联合碳化硅公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680061749.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
