[发明专利]形成用于亚分辨率基板图案化的蚀刻掩模的方法在审
申请号: | 201680072120.X | 申请日: | 2016-09-21 |
公开(公告)号: | CN108369899A | 公开(公告)日: | 2018-08-03 |
发明(设计)人: | 安东·J·德维利耶 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;G03F7/00;H01L21/033;G03F1/80 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 唐京桥;董娟 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本文公开的技术提供了用于间距减小以创建高分辨率特征件并且还在亚分辨率特征件的间距上进行切割的方法和制造结构。技术包括:使用具有不同蚀刻特性的多种材料来选择性地蚀刻特征件,并且在指定的地方创建切口或块。首先,在下层或待蚀刻的层上设置硬掩模。在硬掩模上形成交替材料的图案。优选地,交替材料中的一种或更多种可以相对于其他材料被移除,以使硬掩模层的一部分未被覆盖。硬掩模和交替材料的其余线一起形成限定亚分辨率特征件的组合蚀刻掩模。 | ||
搜索关键词: | 交替材料 硬掩模 分辨率特征 蚀刻掩模 蚀刻 基板图案化 高分辨率 间距减小 其他材料 蚀刻特性 蚀刻特征 硬掩模层 特征件 分辨率 移除 下层 优选 创建 切割 图案 覆盖 制造 | ||
【主权项】:
1.一种图案化基板的方法,所述方法包括:在基板上形成图案化硬掩模层,所述图案化硬掩模层包括遮蔽下层的一部分的硬掩模材料,所述图案化硬掩模层包括填充所述图案化硬掩模层的其余部分的填充材料,所述填充材料相对于所述硬掩模材料具有不同的蚀刻阻性;在所述图案化硬掩模层上方形成多线层,所述多线层包括具有两种或更多种不同材料的交替线图案的区域,其中,每条线具有水平厚度、垂直高度并且跨所述图案化硬掩模层延伸,其中,所述交替线图案的每条线在所述多线层的顶表面上未被覆盖并且垂直延伸至所述多线层的底表面,其中,所述两种或更多种不同材料中的至少两种通过相对于彼此具有不同的蚀刻阻性而在化学上彼此不同;以及选择性地移除所述两种或更多种不同材料中的至少一种,从而导致所述图案化硬掩模层的一部分未被覆盖。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201680072120.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造