[发明专利]半导体装置

摘要

本申请说明书公开的技术涉及有效地抑制堆垛层错的产生所引起的正向电压的偏移的技术。与本技术相关的半导体装置具备：第2导电类型的第1阱区域(31)；第2导电类型的第2阱区域(32)，在俯视时夹着多个第1阱区域整体而设置，面积比各个第1阱区域大；第2导电类型的第3阱区域(33)，在俯视时夹着第2阱区域而设置，面积比第2阱区域大；以及第1导电类型的分断区域(25)，设置于第2阱区域与第3阱区域之间且上表面与绝缘体接触。

主权项

1.一种半导体装置，具备：作为宽带隙半导体层的第1导电类型的漂移层(20)，设置于第1导电类型的半导体基板(10)的上表面；第2导电类型的第1阱区域(31)，在所述漂移层(20)的表层相互分离地设置有多个；第1导电类型的第1分离区域(22)，从各个所述第1阱区域(31)的表层在深度方向上贯通而设置；第1导电类型的源极区域(40)，设置于各个所述第1阱区域(31)的表层；第1肖特基电极(75)，设置于所述第1分离区域(22)的上表面；第1欧姆电极(71)，至少一部分设置于所述源极区域(40)的表层；第2导电类型的第2阱区域(32、32B、32C、32D)，在所述漂移层(20)的表层在俯视时夹着多个所述第1阱区域(31)整体而设置且面积比各个所述第1阱区域(31)大；第2导电类型的第3阱区域(33、33B、33E)，在所述漂移层(20)的表层在俯视时夹着所述第2阱区域(32、32B、32C、32D)而设置且面积比所述第2阱区域(32、32B、32C、32D)大；第2欧姆电极(72)，设置于所述第2阱区域(32、32B、32C、32D)的一部分；第1导电类型的分断区域(25、25B、25F)，设置于所述第2阱区域(32、32B、32C、32D)与所述第3阱区域(33、33B、33E)之间且上表面与绝缘体接触；以及源电极(80)，与所述第1肖特基电极(75)、所述第1欧姆电极(71)及所述第2欧姆电极(72)连接。