[发明专利]一种基于解析方法的总体FPGA自动化布局方法

摘要

一种基于解析方法的总体FPGA自动化布局方法，包含：S1将约束信息及电路网表信息通过映射打包输入；S2将用户约束的时延信息通过静态时延分析器输入；S3将各电路单元模块按照用户指定的物理约束自动布局在芯片物理设计中的对应位置，包括输入输出布局、全局时钟布局、初始布局、总体布局、合法化布局和详细布局；总体布局是根据电路单元模块的初始位置和电路拓扑连接，采用基于混合步长调整策略的共轭梯度法求解，针对不同级别的电路单元模块、布局状态，动态调整步长计算方式，分布电路单元模块；S4输出电路网表信息。本发明对芯片版图进行快速自动化布局，使线网的线长和时延满足用户约束；通过调整总体布局中步长优化策略，优化布局质量和速度。

主权项

1.一种基于解析方法的总体FPGA自动化布局方法，其特征在于，包含：S1、将FPGA的芯片约束信息以及电路网表信息通过映射打包输入；S2、将FPGA的用户约束的时延信息通过静态时延分析器输入；S3、根据输入的芯片约束信息、电路网表信息和用户约束信息，将各个电路单元模块自动布局在整个芯片物理设计中的对应位置；包括依次进行的输入输出布局、全局时钟布局、初始布局、总体布局、合法化布局和详细布局；其中，总体布局是指根据所有电路单元模块的初始位置和电路的拓扑连接，构建近似于半周长的目标约束，并采用基于混合步长调整策略的共轭梯度法求解，针对不同级别的电路单元模块、布局的状态，动态调整步长的计算方式，总体分布电路单元模块；S4、输出完成布局之后的电路网表信息，进行后续布线操作。