[发明专利]降低沟槽型IGBT栅集电容并提高其击穿电压的方法在审
| 申请号： | 201710020572.X | 申请日： | 2017-01-12 |
| 公开（公告）号： | CN106684129A | 公开（公告）日： | 2017-05-17 |
| 发明（设计）人： | 步建康;徐朝军;李士垚 | 申请（专利权）人： | 河北昂扬微电子科技有限公司 |
| 主分类号： | H01L29/423 | 分类号： | H01L29/423;H01L21/336;H01L29/739 |
| 代理公司： | 石家庄科诚专利事务所13113 | 代理人： | 张红卫;刘谟培 |
| 地址： | 050022 河北省石家*** | 国省代码： | 河北;13 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种降低沟槽型IGBT栅集电容并提高其击穿电压的方法，在沟槽形成之后热生长栅氧化层之前在沟槽底部形成厚氧化层，在此过程中用高掺杂的多晶硅来保护沟槽底部的氧化层，然后全部氧化残留多晶硅使之成为沟槽底部厚氧化层的一部分，不留任何多晶硅导电层，薄栅氧化层和多晶硅栅按正常工艺形成。本发明能够在降低沟槽型IGBT的栅极‑集电极电容Cgc、增强击穿电压的同时提高良品率和器件的长期可靠性，而且生产工艺和标准CMOS工艺高度兼容。本发明适用于降低沟槽型IGBT栅集电容并提高其击穿电压及可靠性。 | ||
| 搜索关键词： | 降低 沟槽 igbt 电容 提高 击穿 电压 方法 | ||
【主权项】：
一种降低沟槽型IGBT栅集电容并提高其击穿电压的方法，其特征在于在沟槽形成之后热生长栅氧化层之前进行以下步骤以在沟槽底部形成厚氧化层：第一步，于沟槽侧壁、底部和硅的顶部淀积或者热生长氧化层，第二步，用掺杂浓度大于1E20/cm3的高掺杂多晶硅充满沟槽，第三步，各向异性刻蚀清除第二步完成后沟槽表面的高掺杂多晶硅并一直到沟槽底部，残留沟槽深度二十分之一厚度的高掺杂多晶硅，第四步，利用第三步完成后残留的高掺杂多晶硅做为掩膜，选择性清除高掺杂多晶硅层以上的沟槽侧壁、硅的顶部的氧化层，第五步，氧化所有残留的高掺杂多晶硅使之成为二氧化硅氧化层，第六步，各向同性刻蚀第五步完成后在沟槽侧壁形成的的氧化层，至在沟槽底部形成了厚氧化层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于河北昂扬微电子科技有限公司，未经河北昂扬微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710020572.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
