[发明专利]基于可编程逻辑器件的高速可重构数据处理装置及方法在审
| 申请号： | 201710041211.3 | 申请日： | 2017-01-20 |
| 公开（公告）号： | CN106815178A | 公开（公告）日： | 2017-06-09 |
| 发明（设计）人： | 陆新伟;尤文杰;邬锡敏 | 申请（专利权）人： | 无锡十月中宸科技有限公司 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 北京品源专利代理有限公司11332 | 代理人： | 孟金喆,胡彬 |
| 地址： | 214000 江苏省*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种基于可编程逻辑器件的高速可重构数据处理装置及方法，该装置包括PCIE桥接芯片、管理控制芯片、代码存储器、若干运算处理器以及若干数据储存器；PCIE桥接芯片连接PCIE总线接口；管理控制芯片通过32位数据总线、30位地址总线与运算处理器互连；代码存储器通过25位地址总线和16位数据总线连接管理控制芯片；运算处理器与PCIE桥接芯片连接；数据储存器与运算处理器一一对应连接。本发明为计算机提供了一种外置的数据处理加速装置，采用PCIE总线接口，通用性强，传输速度快；数据运算由运算处理器处理；运算处理器选用可编程器件，低成本，低功耗，低发热，程序可灵活定制。 | ||
| 搜索关键词： | 基于 可编程 逻辑 器件 高速 可重构 数据处理 装置 方法 | ||
【主权项】：
一种基于可编程逻辑器件的高速可重构数据处理装置，其特征在于，包括PCIE桥接芯片、管理控制芯片、代码存储器、若干运算处理器以及与所述若干运算处理器相对应的若干数据储存器；所述PCIE桥接芯片连接PCIE总线接口，用于将PCIE总线接口转换成本地的32位的并行总线接口；所述管理控制芯片通过32位数据总线、30位地址总线与所述若干运算处理器互连，用于初始化所述运算处理器，并对PCIE桥接芯片和运算处理器之间进行数据和时序的管理控制，使数据准确无误的传输到指定地址处理并返回结果；所述代码存储器通过25位地址总线和16位数据总线连接管理控制芯片，用于存储所述若干运算处理器各自所需的数据运算程序，并在管理控制芯片控制下提供给若干运算处理器；所述若干运算处理器均与PCIE桥接芯片连接，用于各自根据收到的数据运算程序完成数据运算，并将运算结果通过PCIE桥接芯片传输给服务器；所述若干数据储存器与所述若干运算处理器一一对应连接，用于原始数据、中间运算数据的存储与读取。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡十月中宸科技有限公司，未经无锡十月中宸科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710041211.3/，转载请声明来源钻瓜专利网。
- 上一篇：数据传输设备
- 下一篇：基于FOG数据自动生成文档的系统及方法
