[发明专利]多站异频应答接收系统

摘要

本发明提出的一种多站异频信号应答接收系统，旨在提供一种单点驻留时间短、适应点频数多、可靠性高的多站异频接收应答系统，以克服多点频之间的互调干扰。本发明通过下述技术方案予以实现：系统接收不同频点射频信号后，数字信号处理单元发送默认频点至本振信号产生器，将接收到的射频信号与本振信号产生器输出的本振信号在混频器内进行混频，将混频后输出的固定中频送入数字信号处理单元，数字信号处理单元采样固定中频信号并将采样数据送至FPGA内载波环，搜索并完成基于预定多频点扫频和载波锁定及跟踪处理,采用自动驻留的多点频轮询算法判决，给出载波环锁定判决指示，根据算法判决指示改变本振频率，完成载波锁定自动驻留的多站异频信号接收。

主权项

1.一种多站异频信号应答接收系统，包括：信道单元和包含现场可编程门阵列FPGA的数字信号处理单元，其特征在于：信道单元包括顺次串联的预选器、高频放大器、混频器和中频放大器，其中，混频器通过本振信号产生器电连接数字信号处理单元；多站异频信号应答接收系统在接收到不同频点的射频信号后，自动进行多站异频射频信号的接收应答，首先由数字信号处理单元发送默认频点至本振信号产生器，信道单元将接收到的射频信号与本振信号产生器输出的本振信号在混频器内进行混频，混频后输出固定中频，固定中频信号经中频放大器放大送入数字信号处理单元，数字信号处理单元对中频放大器输出的固定中频信号进行AD采样，并将采样数据送至FPGA内载波环，FPGA根据载波锁定指示控制本振频率，若载波环在当前频点f_n锁定，则FPGA内置控制软件采用的多点频轮询控制算法停止频点搜索，并将当前频点f_n按照传输协议发送给本振信号产生器，本振信号产生器收到本振控制信号后输出频率为fs_n的正弦波，同时将接收成功信号反馈给数字信号处理单元；数字信号处理单元的FPGA收到本振单元发送的接收成功指示后停止发送当前频点f_n，如果本振单元未回复接收成功指示，FPGA则通过控制软件继续按照一定时间周期T发送当前频点f_n至本振信号产生器，直至本振信号产生器回复接收成功指示的信号；如果载波环在当前频点f_n未锁定，则FPGA内置多点频轮询控制算法自动跳转至下一频点f_n+1，本振信号产生器收到下一频点f_n+1的信息后，输出频率为fs_n+1的正弦波，并将接收成功信号反馈给数字信号处理单元，FPGA收到本振信号产生器发送的接收成功指示后，停止发送f_n+1；通过FPGA内置的多点频轮询控制算法程序对信道单元的本振频率进行控制，并在FPGA内基于预定多频点扫频，完成载波环锁定及跟踪处理，给出载波环锁定判决指示，根据锁定判决指示改变本振频率，控制改变本振频率适应多个频点信号的接收，完成应答接收机对多站异频信号的接收。