[发明专利]电路验证在审
| 申请号： | 201710051917.8 | 申请日： | 2017-01-20 |
| 公开（公告）号： | CN106997408A | 公开（公告）日： | 2017-08-01 |
| 发明（设计）人： | 刁屹;魏星;吴有亮 | 申请（专利权）人： | 奇捷科技股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京路浩知识产权代理有限公司11002 | 代理人： | 赵赫,王莹 |
| 地址： | 中国香港新界沙田香港科学*** | 国省代码： | 香港;81 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种全新的针对算术电路电路的形式验证算法。示例性实施例耦合(或者说组合)可满足性(SAT)求解器和逆向工程(RE)；该逆向工程算法利用运算逻辑电路的结构特征(例如1位加法器结构，进位树结构)，从而使得该算法可以不用在乎验证电路的规模大小。示例性实施例怎样优化传统的算术电路验证方法的运行复杂度的基本思路如下。假设有两个算术电路f和g；要验证他们是否相等需要首先生成他们的合取范式(CNF)编码，然后由SAT(satisfiability)工具判断他们的编码是否相等。如果可以在生成CNF编码之前尽可能减小f和g之间结构上的差异，那么就很可能在多项式时间内完成算术电路的验证而不是指数级时间。 | ||
| 搜索关键词： | 电路 验证 | ||
【主权项】：
一种由计算机系统执行的用于使得能够以改进的运行时间复杂度来实现算术电路验证的方法，所述方法包括：提供第一个算术电路的网表f和第二个算术电路的网表g；和所述计算机系统通过如下步骤来改进所述运行时间复杂度：在网表f和网表g之间进行等价性验证，使得在生成由可满足性SAT求解器求解的合取范式CNF编码之前，通过逆向工程(RE)最小化网表f和网表g之间的结构差异，从而使得所述算术电路验证能在多项式时间内而不是在指数时间内完成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于奇捷科技股份有限公司，未经奇捷科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710051917.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种折弯机
- 下一篇：基于隧道不均匀沉降的列车脱轨事故情景构建方法
