[发明专利]半导体装置的制造方法有效

专利信息
申请号: 201710054525.7 申请日: 2017-01-24
公开(公告)号: CN107808880B 公开(公告)日: 2021-06-11
发明(设计)人: 唐金祐次;福田昌利;本间庄一;小牟田直幸;尾山幸史 申请(专利权)人: 东芝存储器株式会社
主分类号: H01L25/18 分类号: H01L25/18;H01L21/56;H01L21/60
代理公司: 北京律盟知识产权代理有限责任公司 11287 代理人: 张世俊
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种更高效地以树脂密封半导体芯片积层体的半导体装置的制造方法。所述半导体装置的制造方法是在具有第1凸块电极的第1半导体芯片的第1面上,使具有第2凸块电极及第1贯通电极的第2半导体芯片以所述第1凸块电极与所述第1贯通电极重叠的方式积层,在所述第2半导体芯片上,使具有第2贯通电极的第3半导体芯片以所述第2凸块电极与所述第2贯通电极重叠的方式积层而形成芯片积层体,将所述芯片积层体的所述第1及第2凸块电极利用回流焊机械连接于所述第1及第2贯通电极,在具有第2面的第1衬底上,以所述第1面朝向所述第2面侧的方式搭载所述芯片积层体,将所述第2面上及所述第1、第2及第3半导体芯片间树脂密封。
搜索关键词: 半导体 装置 制造 方法
【主权项】:
一种半导体装置的制造方法,在具有第1凸块电极的第1半导体芯片的第1面上,使具有第2凸块电极及第1贯通电极的第2半导体芯片以所述第1凸块电极与所述第1贯通电极重叠的方式积层;在所述第2半导体芯片上,使具有第2贯通电极的第3半导体芯片以所述第2凸块电极与所述第2贯通电极重叠的方式积层而形成芯片积层体;将所述芯片积层体的所述第1及第2凸块电极利用回流焊机械连接于所述第1及第2贯通电极;在具有第2面的第1衬底上,以所述第1面朝向所述第2面侧的方式搭载所述芯片积层体;将所述第2面上及所述第1、第2及第3半导体芯片间树脂密封。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710054525.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top