[发明专利]元件芯片的制造方法以及元件芯片

摘要

本发明提供一种元件芯片的制造方法以及元件芯片，能够抑制安装过程中的导电性材料的爬升。在对具有多个元件区域的基板(1)进行分割而制造多个元件芯片(10)的元件芯片的制造方法中使用的等离子体处理工序中，将基板暴露于第一等离子体，从而将基板分割为元件芯片(10)。而且，成为具备第一面(10a)、第二面(10b)以及形成有多个凸部的侧面(10c)的元件芯片(10)彼此隔开间隔保持在载体(4)上的状态。通过将元件芯片(10)暴露于第二等离子体，从而在元件芯片(10)的侧面(10c)形成保护膜(12c)，在形成该保护膜时，通过保护膜(12c)至少被覆形成在侧面(10c)的凸部，抑制安装过程中导电性材料向侧面(10c)爬升。

主权项

一种元件芯片的制造方法，将具备第一面和所述第一面的相反侧的第二面的基板在分割区域进行分割来形成多个元件芯片，所述第一面具有用所述分割区域划分的多个元件区域，所述元件芯片的制造方法包括：准备工序，准备所述基板，所述基板的所述第一面侧被载体支承，并且所述基板形成有耐蚀刻层，使得覆盖与所述元件区域对置的所述第二面的区域且使与所述分割区域对置的所述第二面的区域露出；以及等离子体处理工序，在所述准备工序之后，对被所述载体支承的所述基板实施等离子体处理，所述等离子体处理工序包括：分割工序，将所述第二面暴露于第一等离子体，从而将未被所述耐蚀刻层覆盖的区域的所述基板在该基板的深度方向上蚀刻至到达所述第一面而将所述基板分割为元件芯片，成为具备所述第一面、所述第二面、以及连结所述第一面和所述第二面且形成有多个凸部的侧面的元件芯片彼此隔开间隔保持在所述载体上的状态；以及保护膜形成工序，在所述分割工序之后，在彼此隔开间隔保持在所述载体上的状态下，将所述元件芯片暴露于第二等离子体，从而在所述元件芯片的所述侧面形成保护膜，在所述保护膜形成工序中，所述保护膜至少被覆所述凸部。