[发明专利]用于形成半导体器件的方法和半导体器件在审
| 申请号： | 201710064021.3 | 申请日： | 2017-02-04 |
| 公开（公告）号： | CN107068550A | 公开（公告）日： | 2017-08-18 |
| 发明（设计）人： | P·森;H-J·舒尔策 | 申请（专利权）人： | 英飞凌科技股份有限公司 |
| 主分类号： | H01L21/265 | 分类号： | H01L21/265;H01L21/8222;H01L29/732 |
| 代理公司： | 北京市金杜律师事务所11256 | 代理人： | 王茂华,董典红 |
| 地址： | 德国诺伊*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及用于形成半导体器件的方法和半导体器件。该方法包括将第一导电类型的第一掺杂剂原子结合到半导体衬底中以形成包括第一导电类型的第一掺杂区。此外，该方法包括在半导体衬底上形成外延半导体层，以及在形成外延半导体层之前或之后，结合第二导电类型的第二掺杂剂原子以形成包括第二导电类型的与第一掺杂区相邻的第二掺杂区，使得pn结位于第一掺杂区与第二掺杂区之间。pn结位于与半导体衬底和外延半导体层之间的界面相距小于5μm的垂直距离中。另外，该方法包括基于自对准减薄工艺来减薄半导体衬底。自对准减薄工艺基于pn结的位置而自控制。 | ||
| 搜索关键词： | 用于 形成 半导体器件 方法 | ||
【主权项】：
一种用于形成半导体器件的方法(100)，所述方法包括：将第一导电类型的第一掺杂剂原子结合(110)到半导体衬底中，以形成包括所述第一导电类型的第一掺杂区；在所述半导体衬底上形成(120)外延半导体层；在形成所述外延半导体层之前或之后，结合(130)第二导电类型的第二掺杂剂原子，以形成包括所述第二导电类型的与所述第一掺杂区相邻的第二掺杂区，使得pn结位于所述第一掺杂区与所述第二掺杂区之间，其中所述pn结位于与所述半导体衬底和所述外延半导体层之间的界面相距小于5μm的垂直距离中；以及基于自对准减薄工艺来减薄(140)所述半导体衬底，其中所述自对准减薄工艺是基于所述pn结的位置而自控制的。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英飞凌科技股份有限公司，未经英飞凌科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710064021.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
