[发明专利]高速缓冲存储器及其工作方法和处理器有效

专利信息
申请号: 201710068091.6 申请日: 2017-02-06
公开(公告)号: CN106776365B 公开(公告)日: 2020-02-07
发明(设计)人: 罗德尼·E·虎克;道格拉斯·R·瑞德 申请(专利权)人: 上海兆芯集成电路有限公司
主分类号: G06F12/0813 分类号: G06F12/0813
代理公司: 11277 北京林达刘知识产权代理事务所(普通合伙) 代理人: 刘新宇
地址: 201203 上海市浦东新区上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及高速缓冲存储器及其工作方法和处理器。一种集关联式高速缓冲存储器,包括:排列为M个集×N个通路的存储条目的M×N的存储器阵列,其中M和N两者都是大于1的整数。在所述M个集的相互独立的P个组中的各组内,所述N个通路能够单独供电。控制器针对所述P个组中的各组,监视该组的利用趋势,并且基于所述利用趋势来在不同的时间实例期间向该组的所述N个通路中的不同数量的通路动态地提供电力。
搜索关键词: 高速 缓冲存储器 及其 工作 方法 处理器
【主权项】:
1.一种集关联式高速缓冲存储器,包括:/n排列为M个集×N个通路的存储条目的M×N的存储器阵列,其中M和N两者都是大于1的整数;/n在所述M个集的互斥的P个组中的各组内,所述N个通路能够单独被供电;以及/n控制器,用于针对所述P个组中的各组,监视该组的利用趋势,并且在不同的时间实例期间基于所述利用趋势来动态地使得向该组的所述N个通路中的不同数量的通路提供电力,/n其中所述组的利用趋势包括所述组的命中率,/n在所述组的命中率小于第二预定命中率阈值、并且所述控制器当前正使得电力提供至的组的通路的数量是所述组的全部所述N个通路的情况下,所述控制器使得向所述组的所述N个通路中的更小数量的通路提供电力,以及/n在所述组的命中率小于第一预定命中率阈值、并且所述控制器当前正使得电力提供至的组的通路的数量少于所述组的全部所述N个通路的情况下,所述控制器使得向所述组的所述N个通路中的更大数量的通路提供电力,其中所述第一预定命中率阈值大于所述第二预定命中率阈值。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司,未经上海兆芯集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710068091.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top