[发明专利]一种多相并联DCDC电路及其芯片结构有效
| 申请号： | 201710081245.5 | 申请日： | 2017-02-15 |
| 公开（公告）号： | CN106685226B | 公开（公告）日： | 2019-05-21 |
| 发明（设计）人： | 汪家轲;陈悦;谢强 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | H02M3/158 | 分类号： | H02M3/158;H01L27/02 |
| 代理公司： | 深圳市深佳知识产权代理事务所(普通合伙) 44285 | 代理人： | 王仲凯 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供了一种多相并联DCDC电路及其芯片结构，用于降低环路运放EA单元和COMP的输出寄生，从而提高环路带宽，加快瞬态响应。本申请实施例多相并联DCDC电路包括：环路运放EA单元、N个输出级电路单元及M个驱动单元，其中，一个驱动单元对应至少一个输出级电路单元，输出级电路单元包括COMP及功率级电路，N为大于等于2的整数，M为小于等于N的整数；环路运放EA单元的输出端与驱动单元的输入端连接；驱动单元的输出端与对应的输出级电路单元中COMP的输入端连接，COMP的输出端与处于同一个输出级电路单元中的功率级电路的输入端连接；环路运放EA单元的输入端与所有功率级电路的输出端连接。 | ||
| 搜索关键词： | 一种 多相 并联 dcdc 电路 及其 芯片 结构 | ||
【主权项】：
1.一种多相并联DCDC电路，其特征在于，包括：环路运放误差放大器EA单元、N个输出级电路单元及M个驱动单元，其中，一个驱动单元对应至少一个输出级电路单元，输出级电路单元包括比较器COMP及功率级电路，N为大于等于2的整数，M为小于等于N的整数；所述环路运放误差放大器EA单元的输出端与驱动单元的输入端连接；所述驱动单元的输出端与对应的输出级电路单元中比较器COMP的输入端连接，所述比较器COMP的输出端与处于同一个输出级电路单元中的功率级电路的输入端连接；所述环路运放误差放大器EA单元的输入端与所有功率级电路的输出端连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710081245.5/，转载请声明来源钻瓜专利网。
- 上一篇：包封清洁组合物
- 下一篇：用于修饰基因组DNA的方法和组合物
