[发明专利]高性能互连物理层有效
申请号: | 201710093224.5 | 申请日: | 2013-03-15 |
公开(公告)号: | CN107015924B | 公开(公告)日: | 2020-10-30 |
发明(设计)人: | V·伊耶;D·S·于;S·V·伊耶 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F12/0813 | 分类号: | G06F12/0813;G06F12/0815;G06F13/40;G06F13/42;H04L12/933 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 邬少俊;王英 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种高性能互连物理层,其用于产生一组训练序列,每一个训练序列包括相应的训练序列头部,且训练序列头部在该组训练序列上是DC平衡的。该组训练序列可与电气有序集组合以形成超序列,用于在如下任务中使用:例如链路适应、链路状态转变、字节锁定、抗扭斜、以及其它任务。 | ||
搜索关键词: | 性能 互连 物理层 | ||
【主权项】:
一种用于传递数据的装置,所述装置包括:物理层逻辑、链路层逻辑、以及协议层逻辑,其中所述物理层逻辑用于:产生超序列,所述超序列包括包含电气有序集(EOS)以及多个训练序列的序列,所述多个训练序列包括与所述超序列与其相关联的多个训练状态中的相应一个训练状态相对应的预定数量的训练序列,所述多个训练序列中的每个训练序列包括相应的训练序列头部和训练序列有效载荷,所述多个训练序列的所述训练序列有效载荷被加扰发送,且所述多个训练序列的所述训练序列头部被解扰发送。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710093224.5/,转载请声明来源钻瓜专利网。
- 上一篇:一种具有散热结构的服务器外壳
- 下一篇:一种高兼容性PCIE扩展卡支架